WM8805 частота клока?

[митяич]

Schematic WM8805-USB_J.doc Есть такой селектор, схема неудобно нарисована, прошу прощения. Удобная вещь, но вот с pmd100 не хочет работать ( с df1700 работала и с ad1955 ) Понимаю что дело в том что pmd100 может принимать только 256 или 384fs. http://www.wolfsonmicro.com/document.../en/WM8805.pdf
В даташите на 8805 указано что можно сделать клок 256fs, но я так понял не хардварно, а как именно не понял, подскажите?

[Андрей К]

митяич, WM-ки в хардваре отдают 256Fs по умолчанию. А у Вас, похоже, не совместимые форматы данных выставлены на селекторе и ЦФ. Когда селектор работает с df1700, тогда же он должен работать и с PMD100, если у нее "1" на 13-ноге.( Пишу по памяти - лучше проверить по доке на ЦФ, как там включить 16 RJ).
Или включить на обоих устройствах 16-24 LJ

[patriarch]

Не понял этот приемник. Работает исправно, и джиттер вроде низкий, но звук в равных условиях на одном цапе гораздо хуже STA120 (аналог CS8414), пришлось переделывать обратно.

[митяич]

если у нее "1" на 13-ноге.

так и есть, а на селекторе выходной формат выбирается, чем он и удобен. 16RJ- единственный с которым есть рывки звука, в остальных режимах тишина.

WM-ки в хардваре отдают 256Fs по умолчанию

30 страница ?

[Андрей К]

30 страница ?

У меня WM8804 давно трудится с SM5842 в хардваре по 24 LJ.
Еще возможно поможет подача "0" на 14-ую ногу ЦФ.

[митяич]

Вопрос снят, заработало, дело в элементарных[ соплях (был pmd100 на 384, я его вставил с отогнутой 3 ногой и на пробу тонкой проволочкой навил на нее и на землю кинул, сейчас припаял- все поет, тоесть на выходе WM8805 клок 256fs по умолчанию.
Андрей К, спасибо за участие

[Deus-Ex]

Подскажите пожалуйста - для данной микры, в даташите касаемо тактирования указано "Alternatively, an external CMOS compatible clock signal can be applied to the XIN pin in the absence of a crystal, although this is not recommended when using the PLL as the PLL requires a jitter-free OSCCLK signal for optimum performance. "
Т.е. все таки лучше обычный Crystal использовать или все же генератор?

[s3tup]

Если нормальный ген - можно подключать. Обычно 12мег берут откуда попало, с каким попало качеством - это вольфсон и оговорил. Т.е. лучше встроенный, чем неизвестно какой внешний.

Всеравно встроенный довольно криво сделан.
Но на DPLL пойдет.

[Denisius]

Всеравно встроенный довольно криво сделан.
Но на DPLL пойдет.

Но, а как же те славные парни, что тулят кварц "побольше", в смысле геометр. размера в надежде на значительное снижение "джо"?

[s3tup]

Но, а как же те славные парни, что тулят кварц "побольше", в смысле геометр. размера в надежде на значительное снижение "джо"?

Эммм... в качестве уточнения
"на DPLL пойдет" = внешний кварц всеравно будет пропущен через страшный DPLL прежде чем превратиться в мастерклок. Поэтому суперкачество внешнего гена - необязательно.

В урезанных коробках кварц подвешен самым неудачным образом - отсюда и нелюбовь к HC49/US. HC49/U - больше шансов на удачность.

Или речь о гене со встроенным кварцем? Коробочки весьма разнообразны, от нормальных до бестолковых...

У вольфсона со встроенным геном - сразу две проблемы - это встроенность инвертора (общие ноги питания с остальной микрушкой, близость к остальным внутренностям), и даташит с описухой "как подключать". Ненароком забыли добавить последовательный резик на выходе инвертора и прочие ньюансы. Зато работает безотказно - на то и разсчитанно.

[Denisius]

Речь о том, что вопрос "джо" в DPLL вообще не зависит от такого "важного параметра" как геометрический размера кварца подвешенного к его гену.

[aal]

внешний кварц всеравно будет пропущен через страшный DPLL прежде чем превратиться в мастерклок. Поэтому суперкачество внешнего гена - необязательно.

ИМХО Вы не правы: эта частота используется как опора для сравнения и соответственно её джиттер будет отражён в выходном мастер клоке.

[s3tup]

Эммм... есть такое.

Но.

Если отбросить в сторону весь спдиф (он там итак встороне), остается

Референс ген, фазовый детектор, чардж-памп контролируемый ФД, фильтр, VCO.
ОС пропускается через fractional N делитель на вход ФД.

Если fractional N делитель не меняется, то ФШ остается зависим от вышеописанной схемки.
ФШ гена должен быть не хуже, чем ФШ делителя. А ФШ делителя - безпонятия насколько он печален.
При этом оба ФШ (ген + делитель) пропускаются через чардж-памп (важна частота среза и уровень шума этих приблуд), и выходят через VCO (имеющий собственный ФШ...).

Уровень джиттера на выходе делителя я предположить не способен
Чардж-памп + VCO - обычно, среднестатистический ген уделывает среднестатистический VCO при 10-кратной форе для VCO по цене.
А тут - дешево, на одной микрушке...

Поэтому предполагаю, что джиттер 12м клока - вторичен, при условии что он ниже в джиттера делителя и VCO...


Фот!

[Wired]

У вольфсона со встроенным геном - сразу две проблемы - это встроенность инвертора (общие ноги питания с остальной микрушкой, близость к остальным внутренностям), и даташит с описухой "как подключать". Ненароком забыли добавить последовательный резик на выходе инвертора и прочие ньюансы. Зато работает безотказно - на то и разсчитанно.

резюмируем, лучше хороший внешний ген, чем по даташиту кварц.
если конечно вот:

Поэтому предполагаю, что джиттер 12м клока - вторичен, при условии что он ниже в джиттера делителя и VCO...

[Denisius]

... две проблемы - это встроенность инвертора (общие ноги питания с остальной микрушкой, близость к остальным внутренностям)...

PLL разве не имеет отдельных пинов питания и земли? или речь исключительно о питании инвертора?

резюмируем, лучше хороший внешний ген, чем по даташиту кварц.

Полагаю лучше (практичнее) использовать SMD кварцы из тех, что рекомендуют в даташитах для своих низкоджитерных PLL генераторов Texas Instruments и иные "незадачливые" производители, не ведающие об удивительных свойствах кварцев больших размеров в данном применении.

[Deus-Ex]

Я цап переделываю на cs8416+ак4393) Он,4393, зараза, даже автоматического normal speed- double speed не имеет, ну не беда. ATtiny2313 , генератор будет китайскый на 24.576. С помощью мк буду менять MCLK у обоих и на частотах 32 48 96 - PLL использоваться не будет.

[Deus-Ex]

Подскажите пожалуйста , у WM8805 Reset активен при "1" или "0" , точнее что означает "Active low" в описании Reset*а ?

[aal]

у WM8805 Reset активен при "1" или "0" , точнее что означает "Active low" в описании Reset*а ?

При "0" резет.

[Deus-Ex]

Есть проблемка - клок с пина CLKOUT раньше выводился (24.576) , потом в какой-то момент M-audio delta перестала находить клок, я тыкнул тестером(измерение напряжения) в точку А резистора R1 - клок пошёл, через минуты 2 пропал, сейчас это не помогает, клока, тестер показывает то 3.2в то 0.2. Сдается мне забыл я какой-нить резистор на землю..

[Deus-Ex]

Тогда Цап вообще перестал на что-либо реагировать - виновник оказался "подсевший" стаб XC6204 , который без нагрузки выдавал чуть большее напряжение, а при незначительной нагрузке - напряжение уменьшалось в 2 раза.
Теперь клок идет стабильно, но если одновременно идет прием Spdif и обратный клок, то происходит периодический срыв клока, предполагаю это из-за самодельной навесной платки у tremor*а, где расположены элементы для выхода spdif и приема клока, земля у них общая на платке и соединяется только одним проводком с тремором.

Теперь проблема другая - не могу настроить, чтобы на пины GPO у WM8805 выводились флаги состояния (Non_audio UNLOCK и т.п.) . Много чего с настройками перепробовал - всегда на выходе пина - "0" (смотрел на GPO0 GPO1 и GPO4)