Конвертер 48BCK 16RJ в 64BCK с выбираемым выходным форматом на EPM3064A

[aal]

Домучал этот проект (в MAX+PLUS II)

Может и в чём-то коряво но работать будет (проверенно в симуляторе).
Для желающих повторить надо выкинуть из проекта divlrck и подать вместо его сигналов, сигналы с ножек.

Входной мастер клок от ЦАПа может быть: 192/384/768Fs
Выходной мастер клок можно поделить на: 1/2/4 (в зависимости от частоты мастер клока в CD плеере)

Выходные форматы: LJ/I2S/16RJ/24RJ

P.S. Сейчас займусь платкой - будет добавлен адум 1401 и оптрон для деемфазиса.

6.1.14
48-64bck.rar это рабочий проект оттранслировал под EPM3064ATC44. В файле 48bck64.rpt можно увидеть детали и цокалёвку (можно относительно легко изменить: встать на вывод, правая кн. мыши, assign - коннектите на нужную ногу). Предполагаемое потребление ~200мА, 3,3В питание ядра и периферии.

[Turbo_man]

Offтопик:
Спасибо, как раз в качестве пособия поизучаю. Недавно начал осваивать ПЛИС-ки. Как раз решил начать с 3064-й и купил парочку.
Для Quartus-a годится?

[aal]

Для Quartus-a годится?

не могу сказать, я так и не начал его использовать....

[dortonyan]

Offтопик:

так и не начал его использовать....

Нет ничего проще начать. Качайте Quartus 9.1 на трекере и при первом запуске после установки укажите интерфейс MaxPlus. Дальше все просто и понятно.

[Grundig]

Здравствуйте,Алексей!
Есть ли подвижки по этому прожекту?Платки не заказывали?Макетирование в "железе"?

[aal]

Приветствую.

Здравствуйте,Алексей!
Есть ли подвижки по этому прожекту?Платки не заказывали?Макетирование в "железе"?

Судя по активности в ветке - убыточный проект будет. Посему и ни чего не стал делать дальше.

[Ромыч]

На AD1896 можно сделать тож самое и не париццо.

[Grundig]

На AD1896 можно сделать тож самое и не париццо.

Это предложение из опыта или изучения даташита AD1896? Изучая его, нигде не нашел число Bclk/Fs. Для меня важно изменить именно этот параметр ,а не битность или режим выравнивания(RJ/LJ/I2S).

[Turbo_man]

нигде не нашел число Bclk/Fs.

Это потому, что для порта в слейв режиме это неважно.

[Ромыч]

Это предложение из опыта или изучения даташита AD1896?

Это не предложение, это констатация факта.

нигде не нашел число Bclk/Fs.

Плохо искали. Для 1896 в режиме выхода мастером это 64. Также как и в заголовке ветки.

[aal]

единственный существенный "+" моего решения: несколько более низкая цена реализации.

[John72]

Домучал этот проект (в MAX+PLUS II)


Выходные форматы: LJ/I2S/16RJ/24RJ

Доброго времени суток, aal!
Возможно данный проект упростить и использовать для получения из формата LJ 16 или 24 bit формат RJ 16 или 24 bit без подачи сигнала управления 24RJ=0, 16RJ=1? Без преобразования битности.

[aal]

Как вы это себе представляете?

[John72]

Как вы это себе представляете?

понятия не имею. несколько дней голову над этим ломаю. Просто поставить сдвиговые регистры - для 16 бит потребуется одна сдвижка, для 24 бит другая. Как-то же это реализовано в CS8414 или AD1896.
Определить как-то кол-во бит и выдавать сигнал на некий коммутатор. При 16 бит берем сигнал с одного регистра при 24 бит с другого.

[Оллема]

Источник данных (транспорт) какой?

[John72]

Источник данных (транспорт) какой?

Edel USB, 16 или 24 бит и SPDIF приемник на CS8414.

http://www.abc-pcb.com/?page_id=187

[Оллема]

А для чего 16 и 24 выводить? ЦАП имеется несколько?

[aal]

Задачу корректно обозначьте...

[John72]

Оллема

не понял вопроса. Сами микросхемы ЦАПов одни. Хочу сделать все правильно и красиво.

Задачу корректно обозначьте...

Необходимо получение: из сигнала LJ 16 бит - RJ 16 бит, из сигнала LJ 24 бит - RJ 24 бит. При смене разрядности на звуковой карте (16 или 24 бита), данные должны быть RJ автоматом, без дополнительного управления извне. Его просто нет.

[Оллема]

Если ЦАП поддерживает 24 бита, то выводить в этом формате и не париться. При входных 16 на выходе будет 24, просто ноли добавятся, звук не пострадает.