Электричество дисциплинирует
Значит в стертом режиме контроллер становится JTAG программатором... Удобно.
---------- Сообщение добавлено 15:40 ---------- Предыдущее сообщение было 15:16 ----------
Тоже так думал. Не всегда, я сравниваю их и вижу огромный, стабильный фазовый сдвиг. Очень хотелось бы найти прошивку на CPLD для FullSlave, но более странно что никому такой режим не был нужен...
---------- Сообщение добавлено 16:20 ---------- Предыдущее сообщение было 15:40 ----------
А можно полную схему?)
Электричество дисциплинирует
Схема есть на официальном сайте
_________________
Евгений
Если вы на двухлучевом осцилле или ещё как (ваши слова) "" на выхлопе Аманеры, то в этом самом "фрейме" (однозначно длиной в 64 бита) все три потока DATA LRCK BCK синхронны между собой, т.к. по вашим же словам дрыганий фазы не наблюдается. А это в свою очередь означает, что они синхронны одному и тому же мастер клоку. Поэтому (ваши слова)и вижу огромный, стабильный фазовый сдвигв выделенной части означают, что вы ищите неисправность там, где её нет, - вы же уже прошили под слэйв (внешний ген мастерклока) и проверили этот самый FullSlave этим самым "стабильным фазовым сдвигом".Очень хотелось бы найти прошивку на CPLD для FullSlave
И действительно, зачем вводить в прошивку режим "слэйв", если потоки в шине на выхлопе не будут после этого синхронизированы между собой....
С другой стороны тайминг по отдельным потокам в шине данных на выхлопе аманеры должен соответствовать какому-то из трёх сдандартов I2S,LJ,RJ. Скорее всего I2S. И проверяется это всё включая "стабильный фазовый сдвиг", совершенно просто без всяких двухлучевых осциллографов "на слух" подключением цапы к шине данных на выхлопе Аманеры: нет щелчков, нет искажений, нет перекосов по уровню.
Т.е. если на слух не лажает и данные синхронны внешнему гену, то вы уже имеете этот самый фулслэйв
Но если данные в выхлопе таки не синхронны с BCK/LRCK, но синхронны внешнему гену (что полная лажа со стороны автора прошивки "под слэйв"), то тоже нет никакой необходимости "в фифо" - нужные BCK/LRCK получаются простыми делителями из ведущего гена с последующим фиксировынным сдвигом (шифтом) на нужное число тактов (при поиске этого сдвига, конечно нужен двухлучевой осцилл или анализатор/рекордер данных).
Последний раз редактировалось Игорь Гапонов; 19.04.2019 в 12:24.
Электричество дисциплинирует
Да
Да
Да. Стабильно смещено все на какую то дельту.
Я знаю.
Я не говорил про неисправность, я говорил что мне этот режим не подошел т.к. мой мастер генерит клоки на всех линиях кроме даты. Соответственно просто соеденить это не представляется возможным.
А кто с этим спорит!) в пределах одного прибора все ОК! а между мастером и слейвом(моим) все плохо...
Да. Стоит I2S на обоих.
от таких экспериментов я воздержусь, ибо я вижу что мастер выдает одну последовательность а слейв "ждет" другую, судя по его LRCK BCK DATA, которые дружно смещены.
Там все синхронно и претензий не вызывает... Вопрос в стыковке мастер слейв, где у слейва каким то боком еще торчат выходные сигналы. А должны быть входы.
Еще раз напишу, мой мастер генерит все клоки кроме даты сам, и в соответствии с ними хочет получать данные. В этом проблема. А аманера режим слэйв I2S не поддерживает(я не нашел такую прошивку), она поддерживает Ext_MCK.
Нереально. По той простой причине, что нужно быть себе врагом, вкладывая такое в общий доступ.
Вот Вы говорите про fs 384 кГц. Ширина импулься битклока (24 МГц) при этом 20 наносекунд.
Задержка обычной логики - несколько наносекунд. А у цифрового изолятора (а ему предписано быть на линии!) - уже пара десятков наносекунд.
Вот и получается, мастер отдал битклок, аманерка получила его на несколько десятков наносекунд позже, отдала дату, и эта дата пришла к мастеру-приемнику еще спустя пару десятков периодов битколка.
На что это похоже? - на ужас-ужас. Потому как мастер получает дату, которая совершенно левая.
Потому именно так - отдали мастерклок, а все остальные клоки получили одновременно (с одинаковой задержкой) с датой.
Ну или ставьте фифо, которое сможет устанавливать синхронность потоков по вордклоку (который аманера генерит сама, когда ей вздумается)
Тогда и данные синхронны с ВАШИМ мастером, т.к. (ваши слова):
Получается, что у вас "фулслэйв" . (собственно, для слэйва в аманерном случае - юэсбитуай2эс- совершенно не нужны BCK/LRCK, т.к. коэфф. деления сетки их определяющий никак иначе корректно не определишь как из юэсби, соответсвенно и тайминг должна определять аманера по инфе из юэсби, а не внешние устройства). Но вы ранее не написали вот это:Там все синхронно и претензий не вызывает...А разорвать их в этом внешнем устройстве и соединить в получившемся разрыве "вход" ("выход" оставить в воздухе) с выхлопом аманеры что-то очень важное не позволяет?я говорил что мне этот режим не подошел т.к. мой мастер генерит клоки на всех линиях кроме даты. Соответственно просто соеденить это не представляется возможным.
Последний раз редактировалось Игорь Гапонов; 19.04.2019 в 13:39.
Электричество дисциплинирует
Ясно..Вам к другому доктору. Если на опто развязке произошло, о чём написал коллега - более одного периода мастер клока задержка распространения по кольцу оптопар-, то эту гидроизоляцию можно ставить только в детские игрушки и то не во все.
Электричество дисциплинирует
Нет, сделали правильно - BCK/LRCK получаются в аманере, а не во внешнем устройстве, т.к. внешнему устройству "заранее не известен" коэфф. деления сетки и сама частота мастера сетки. аманера внешнему устройству подаёт команды, а не наоборот что в слейве, что в мастере. Тогда опторазвязка может иметь только нужные требования по скорости данных и джиттеру (меньше пол периода мастер клока), а любая другая временная характеристика (например, стабильная составляющая задержки распространения) значения практически не имеет. Джиттер опторазвязок устраняется триггером "реклока" (регенерацией фронтов) перед самой микрой ЦАПа.
Электричество дисциплинирует
Ну не "пара десятков," у широко распространенных Si86xx - типовая 5нс, макс. 13нс.
Но да, на больших скоростях это мoжет представлять проблему, поэтому чтобы ее небыло - при выводе (т.е. USB-I2S->DAC), имеет смысл делать мастер с внешним клоком, как в Аманере и сделано.
А для ввода (USB-I2S<-ADC) - лучше полный слейв (у меня в Ониксе так).
Хуже всего при двусторонней пеердаче (USB-I2S-ADC/DAC) - тут уже нужны пляски с буббном, если нужно 384/768.
"Замполит, чайку?"(с)"Охота за Красным Октябрем".
"Ну что, можете меняться обратно."(с)типа анек.
<-- http://altor1.narod.ru --> Вопросы - в личку, е-мейл, скайп.
для i2c нужно версию прошивки подобрать
https://forum.vegalab.ru/showthread....=1#post2598260
_________________
Евгений
Социальные закладки