Вопрос по реклоку.

[ostashv-evgeniyy]

Хочу сделать реклок для Denon DCT-1. В транспорте стоит кварц на 16,934 мГц, возле цапа, перед ЦФ- генератор с кварцем на 16,934 мГц. Соответсвенно затактировать транспорт и цф от генератора на моей схеме. Собственно правильно ли я поставил регистр? И как подключить выход генератора с моей схемы вместо кварцев, которые стоят в аппарате? Надо ли после генератора ставить инвертор и какую микру для этого лучше взять?

[Denisius]

ostashv-evgeniyy, в плисине ничего не инвертировал (может не намеренно)?

[ostashv-evgeniyy]

В воздухе входы цмос логики оставлять нельзя - нужно дать какой-то логический уровень. В землю его...


Искажения - это белый шум, или прослушивается и музыка? Или переодически белый шум вылазит (потрескивание?)?

С ходу - инвертировал-бы клок. С 74ХХ74 можно просто второй вывод взять.


Реклок стоит после ЦФ или до него?

Хорошо, сделаю.

Музыка с сильными искажениями, причём на бОльшей громкости- бОльшие искажения, типа клиппинга.

Пускал такт в аппарат в инверте, искажения увеличиваются, звука практически неслышно.

Реклок после цф, реклочит все сигналы data L R, bck, wclk.

---------- Добавлено в 15:26 ---------- Предыдущее сообщение в 15:23 ----------

ostashv-evgeniyy, в плисине ничего не инвертировал (может не намеренно)?

Сейчас без дсп, реклок сразу после цф. Хочу сначала разобраться с реклоком, а потом интегрировать дсп.

[Denisius]

ostashv-evgeniyy, если без м\с реклока работает, а с ней нет... Препроверь схему включения м/с реклока. Попутано там похоже.

[s3tup]

И, вот, подумалось - проверить, получает ли мелкосхемка положенные ей 5в, ибо логика порой умеет делать вид что работает, без питания

[steel_monkey]

Offтопик:
У меня регистр пересинхронизации на спдиф выход работал без питания . Весь фокус в защитных диодах, которые повешены с ножки на питание

[ostashv-evgeniyy]

Запустил!!!
Оказалось после цф стоят развязывающие резисторы по 1к ( перед шлейфом идущим во внешний цап), подключил шлейф напрямую к ногам цф, а резюки стоят на плате перед регистром по 200 ом.
Я не ожидал даже такого эффекта от реклока, звук отвязан от акустики полностью, образы исполнителей очень реалистичные, очень!!!
На радостях заказал 1704 К-грейда

[s3tup]

Не факт что реклок так звук исправил, сколько те-же 1к резисторы его портили

[ostashv-evgeniyy]

Не факт что реклок так звук исправил, сколько те-же 1к резисторы его портили

А я с дуру поставил после регистра (перед цап) по 500 ом, наверное многовато?...

[ostashv-evgeniyy]

Кстати...
Это макет, если что

[miko]

................... Реклок после цф, реклочит все сигналы data L R, bck, wclk. ....................

bck не трожь или же синхронизируй инвертированным клоком

[ostashv-evgeniyy]

bck не трожь или же синхронизируй инвертированным клоком

Можно подробнее, почему?

[s3tup]

По правильному вообще-то не желательно пропускать DATA вместе с жизненноважным клоком через одну и ту-же микрушку.
Если обойти реклок для всех кроме жизненноважного сигналов - должно стать лучше, если заработает.
"не трогать битклок" - не имеет смысла, ничего в нем такого нет. Главное обеспечить его засчелкивание в регистр путем подбора фазы клока реклока.

[ostashv-evgeniyy]

По правильному вообще-то не желательно пропускать DATA вместе с жизненноважным клоком через одну и ту-же микрушку.
Если обойти реклок для всех кроме жизненноважного сигналов - должно стать лучше, если заработает.
"не трогать битклок" - не имеет смысла, ничего в нем такого нет. Главное обеспечить его засчелкивание в регистр путем подбора фазы клока реклока.

Т.е. data не реклочить?

[s3tup]

Если прокатит без даты, то лучше не реклочить. Т.к. происходит модуляция клока той-самой датой (т.к. в одном корпусе и с общими ногами питания/земли).

[Lynx]

модуляция клока той-самой датой

И каковы же временнЫе пределы этой модуляции?

[s3tup]

Разные
Ну там 1нс slew rate на выходе у реклока, нагрузка 100ом для фронта, без побочных токов от самого переключения.
Индуктивность от кристальчика (внутри микрушки) до кончиков ножек - 4.7нГ (по онлайн калькулятору, может врет - взял 6мм длинны). Из этой индуктивности и, скажем, с периодом сигнала 1нс получаем реактивное сопротивление в 30ом на частоте основного тона от 1нс (10^9гц).
R=2*Pi*F*L=2*3*10E9*4.7*10E-9 = 2*3*4.7=30.
Ток нагрузки, 5в 100ом = 5в/100ом = 50мА (только для фронта). Просадка напряжения из-за переключения DATA = 30*5/100=1.5в.
В идеале, допустим, сохраняются 1нс на выходе. Из которых - 1.5в помехи. Значит время ошибки должно быть около (1.5/5) * 1нс = 0.3нс = 300пик.

Что-то слишком много... И это не учитывая индуктивности по самому кристальчику, меж ногами микрушки и прочее

Возможно, производители вкладывают емкость по питанию на сам кристальчик, что в корне меняет расчеты индуктивности по питанию.


Но это при условии, что битик данных выходит из реклока вместе с LE/LRCLK. Если LE приходится на пустой участок (нолики), то данные по идее не сильно модулируют - тольо остаточная разрядка кондера питания от предшествующих битиков.
Даже не так - если последний и предпоследний битики, пришедьшие вместе с LE были разными - то тогда имеет место вышеописанный эксцесс.

И даже если реально там набегает лишних 10пик - это коррелированный джиттер, причем коррелированный с музыкой = самый некошерный вид джиттера на слух.

[Lynx]

Самое интересное, что реальные величины получаются примерно на порядок...полтора ниже последней указанной цифры...

[tomtit]

s3tup, В реальности все гораздо лучше, для ДАК, например нет никакой надобности переключать клок одновременно с переключением данных, или других сигналов управления .
У любой ИС есть приличная емкость на подложку, которая играет роль развязки по питанию. Например микросхемы быстрой памяти вообще неработоспособны без этой емкости.
Описанный Вами эффект в основном проявляется в процессорах, СПЛД и ФПГА, где большое к-во вентилей срабатывает одновременно и возникает сильная взаимная модуляция порогов переключения.
Поэтому низкоджиттерная часть ИС должна маршировать " не в ногу" с системным клоком, а со сдвигом на 90 грд.
И , наконец, входные емкости И/О терминалов и антизвонные резисторы образуют ФНЧ и ограничивают скорость нарастания сигналов.

Но вот пролезание на выход ЦАП клока и данных - это действительно следствие высокой скорости
изиенения тока и падения напряжения на паразитных индуктивностях корпуса и платы.
Этот эффект практически непобедим для "разлапистых" корпусов, панелек и пр. выводных компонентов.

[ostashv-evgeniyy]

А вот ещё вопросик...
Имеется ЦАП PD0075 => DF1700 => PCM1702. Так вот, если загнать в регситр все сигналы после ЦФ и затактировать его (регистр) от генератора 16.934 мГц, будет такая схема работать принимая сигнал по SPDIF?

[Denisius]

Будет, поклоцывая. Или делай обр. синхру, или асинхр. реклок от гена мег на 50-70.