WM8804 + CXD1244?

[s3tup]

Привет.

Хочу заставить работать WM8804 + CXD1244.
Для обоих микрух мною были додуманы (по мотивам даташитов) "лазейки", совместив которые - можно придумать супер-пупер девайс. Но проблема в том, что они - додуманны и теоретезированы.

Поэтому открыл топик, дабы воззвать всевышних, и да помогут они мне пинками, и да поставят на путь истинный

В общем суть затеи.
SPDIF.
CXD1244.
TDA1541.

SPDIF - ущербен, но удобен. Для уменьшения ущербности - WM8804 + обратная синхра в источник через SPDIF выход. Звуковушки, если не самые плохие - все умеют кушать синхру из SPDIF входа, что удобно.

Лазейка №1. WM8804 - не только приемник, но и передатчик SPDIF-а. В режиме HW ему можно указать, чтобы мастерклок для передатчика он брал с I2S MCLK. В таком виде автоматически нога MCLK становится входом, и на нее мы подаем 384Fs.
Передатчик способен переваривать разные частоты MCLK на входе - среди них и 384Fs.
И, самое главное - судя по даташиту, в режиме одновременного приема и передачи, вход и выход микрушки - асинхронны. Т.е. одной микрушкой можно и принимать SPDIF>I2S, и сразу-же отсылать обратно MCLK>SPDIF в источник.

Собсно, получили
- Ген на плате ЦАПы
- Обратная синхронизация источника штатными средствами
- Задействована лишь одна микрушка - WM8804.

Но ведь я на такой хорошей ноте остановиться не могу
Лазейка №2.
Есть такая древняя штучка, как CXD1244. Даташит у нее лаконичен (что не скажешь о WM8804).
Поэтому к чтению даташита я подошел с принципом "что явно не указанно, то вполне возможно".
В диаграмках i2s из даташита принимают участие лишь 3 сигнала из i2s - WCLK/BCLK/DATA. Чего нам нехватает? MCLK. Который соответствует ноге XIN. XIN - как-бы намекает на кристальчик. И отсутствие явных указаний по синхронности i2s шины с XIN (а так-же на блок схемке MCLK воткнут далеко от I2S).
Значит, можно попытать счастья со схемкой в аттаче.

[Wired]

И, самое главное - судя по даташиту, в режиме одновременного приема и передачи,

такого режима там нету. там или/или

[s3tup]

Не совсем
Там можно и принимать, и передавать одновременно. Только мастерклок у них общий, как ни крути. И битклок/вордклок тоже общий.
Поэтому нужно две микрушки, одна на прием, другая на передачу... Хмык. Ладно, поставлю две. Надеюсь они работают без кристальчиков, если нужно только передавать? Хотя есть у меня и кристальчики простенькие, максимум - разведу под них передающую микрушку. Принимающая будет с хорошим кристальчиком.

Прием и передача одной микрушкой - можно вычеркнуть из списка хотелок, не будет. Будет две микрушки.
Если так, то на роль принимающей можно поставить DIR9001, т.к. она умеет выдавать 384Fs - поможет в случае работы без обратной синхры - все-же лучше, чем никак.

А как насчет CXD? Она требует синхронность I2S и XIN?

[Wired]

Надеюсь они работают без кристальчиков, если нужно только передавать?

да, на передачу кварец не надо

[s3tup]

У меня предчуствие, что вольфсона можно заставить работать в обе стороны, и передать в источник синхросигнал от кристальчика 384Fs, стоящего рядом с цапой.

И все это синхронно. Как-бы ножки у вольфсона не разьехались...

В общем берем 384FS ген, пропускаем его через счетчики - получаем ген деленный на 2, 4, 8, 16, 32... Из этого списка выбераем то, что нам больше всего подходит для LRCLK/BCLK, и заталкиваем их, вместе с клоком кристальчика прям в вольфсон. Заодно и в CXD заталкиваем их. DATA_O вольфсона - на DATA у CXD.
Только вольфсона нужно в слейв режим перевести.

Даташит нигде не упоминает, что слейв = смерть приемнику.

Нда... это почти полноценное спаривание.

В таком случае восстановление клока из SPDIF не требуется. По идее, и кристальчик 12мгц ампутировать можно

[Wired]

По идее, и кристальчик 12мгц ампутировать можно

необходим для работьі фапч приеминка

[s3tup]

Но фапч, судя по картинке из даташита, нужен для восстановления мастерклока. Мастерклок тут не восстанавливается, а берется с MCLK входа.
Попробую на макетке поиздеваться над вольфсоном. На даташит его ругаются все - много неточностей и непонятностей. Например в одном месте указывается, что в слейве mclk,bclk,lrclk становятся входами, в другом месте - что только bclk,lrclk, а mclk не упоминается. Причем описание - одного и того-же регистра, управляемого ногой микрушки.

[Djemshut]

что в слейве mclk,bclk,lrclk становятся входами, в другом месте - что только bclk,lrclk, а mclk не упоминается

ага, а я не мог понять- уже подумал что лыжи у меня не едут-помню что три сигнала на входы переключаются а написано про два...

[s3tup]

Еще кто-то писал, что адреса регистров в даташите (для software control mode), задающих формат приема и передачи i2s перепутаны

[s3tup]

ненавижу ссоп. Распаял одну сторону + питание + кристальчик с его кондерами. Нужно было платку заказать и не мучаться...

UPD: как-то так

По питанию - 330мкф оскон > лм317 > 22мкф x7r в adj > отдельными резисторами 2ом до кондеров 330мкф оскон > потом с кондеров - до ног питания PLL и VCC микрушки. С ног питания в землю - 22мкф x7r. Такого плотного и хорошего питания не видела ни одна 8804
Кристальчик стал на 18pF NP0 в землю. Кристальчик непонятного происхождения. В нормальные девайсы поставлю Abracon ASFL1, в обход встроенного инвертора и питания у WM8804.


Осконы - были под рукой, хотелось их куда-то запаять

[Wired]

ухх йо... а єта, макетки под ссоп у вас не продаются?

[Serge_L]

как-то так

Честно... И ждать, что оно будет работать? Неужели сделать ЛУТом платку долго?

[s3tup]

Чего вы так, земля толстая и красивая, байпас по земле и по кристальчику идеальны, все остальное - заработает и так
ЛУТом возможности нет, макеток под ссоп на руках небыло, если в китае заказывать - то дешевле будет уже всю плату развести да заказать... По времени - примерно то-же, т.к. основное время сьест пересылка.
Покупать здеся макетку под ссоп - за ней ехать нужно, и не факт что продают = лениво.

Ну хотелось мне испытать себя с ссопом. Ног не замкнул, все ОК

[s3tup]

Итак, несколько мнгновений отделяют меня от начала тестирования обратной синхронизации средствами одного вольфсона. А так-же отделяют вольфсона от гибели

Тест-стенд построен по схемке в аттаче.
Звук одновременно выводится через две звуковушки.
Первая звуковушка - Infrasonic Quartet - подключена входом и выходом к WM8804.
Вторая звуковушка - M-Audio Audiophile FireWire - подключина только выходом, к DIR9001.

DIR9001 подает линии клоков в лице LRCLK, BCLK, MCLK одновременно на TDA1543 и на WM8804.
TDA1543 получает линии клоков от DIR9001, но при этом получает линию DATA от вольфсона.

В данном виде DIR9001 становится тактирующим девайсом.
Раздельные звуковушки - дабы попытаться реализовать два clock-domain-а, ничем друг с другом не связанных.

Итак, поехали.

UPD: у сигнала "DATA" между вольфсоном и диркой неправильное направление (ну стрелочкой не туда направил). Битики должны бежать DIR9001 >>>> DATA_IN у WM.

[s3tup]

РАБОТАЕТ! С обратной синхрой через несчастный вольфсон, в обе стороны. Даже удалось из ДИРки вкачать в вольфсон поток аудио

UPD: Выломал кристальчик, приемник загнулся. Передатчик все еще работает.

Кстати, как оказалось, DIR9001 была сконфигина на выдачу MCLK=128Fs, I2S@24BIT.
Я сконфигил вольфсона на I2S@16BIT = прокатило с первого раза.
Значит - мастерклок вполне переваривается вольфсоном по пределам, указанным в даташите для передатчика. Длинна слова тоже может вариироваться вне зависимости от разрядности выбранного формата в вольфсоне...

[andrey_als]

Опиши плс. подробно как сконфигурировать(какие частоты куда подавать) wm8804/wm8805 чтоб синхронизироваться через передатчик spdif. как я понял можно это сделать на одной микросхеме.

[s3tup]

Для этого нужно иметь свой клок (256Fs).
Кормим клок на MCLK вольфсона.

Но этого недостаточно - нужно еще создать клоки для BCLK и LRCK.
LRCLK = Fs = MCLK/256.
BCLK = Fs*(колличество битов в сэмпле)*(2 канала). Делается в зависимости от предпочтений цапы - 16, 24 и более бит/сэмпл. Обычно современным микрушкам всеравно, сколько там разрядности есть - они берут первые 16, 20, 24 бит, а все остальное игнорируют. ЦАПам более древним (а-ля 1541) нужно как можно меньше бит/сэмпл - 16бит, 2 канала = 32Fs.
Значит BCLK = MCLK/(256/32) = MCLK/8

Теперь нужно сгенерировать данные частоты, и затолкать их на соответствующие входы вольфсона (при режиме слэйв его ножки MCLK, BCLK, LRCLK становятся входами).
Генерить - проще всего при помощи делилки - бинарного счетчика, у которого каждый следующий вывод имеет частоту в два раза ниже. Таким образом одной микрушкой получаем всю сетку для I2S:
0. 1/1 << MCLK
1. 1/2
2. 1/4
3. 1/8 << BCLK
4. 1/16
5. 1/32
6. 1/64
7. 1/128
8. 1/256 << LRCLK

Если хочется иметь возможность работать с 88.2 и 176кГц сэмплрейтами, то мастерклок следует брать равный 256*176000, и сделать отдельной микрушкой делитель на 2 и 4.

Если использовать к примеру ASRC или еще какие-нибудь микрушки, способные работать в роли master на шине I2S, то сигналы LRCLK/BCLK можно брать с них, особо не заморачиваясь.

По конфигу вольфсона -
SDIN (3, HW/SW) = 0 (Hardware mode configuration)
SCLK (1, AIF_MS) = 0 (Slave mode, MCLK, BCLK, LRCLK is INPUT)
CSB (5, TXSRC) = 1 (Transmit from Data_IN)

AIF_CONF[0..1] - по усмотрению, я использовал "00" для I2S@16BIT, но все работало с DIR9001, которая выдавала I2S@24BIT.

[andrey_als]

а кварц 12MHz в этой схеме нужен для wm8804?

[s3tup]

Да, без него не работает - он нужен для того, чтобы приемник работал. Качество кварца, видимо, можно игнорировать, ибо в прямой деятельности клоков для ЦАПы он не участвует.

[Dima Shinberg]

s3tup,
Mикросхему суперклеем на сокет для DIP приклеиваешь и тонким проводом разводишь. Получается гораздо гораздее.