ЦАП Дмитрия Харция

[Nikkov]

Как и большинство, обитающее здесь, хочу сделать ЦАП
Для начинающего вижу 3 схемы: DAC24, Lynx15 сабж
(http://www.pology.zp.ua/har/index.html#VOL_DAC).
По первым двум схемам (особенно DAC24) здесь достаточно много информации, по третьей ничего не нашел (может плохо искал?)
Прошу специалистов высказать свои мнения, стоит ли браться за повторение (не полное, но основная часть CS8416 + AD1896 + AD1853)?

[Viking]

CS8416 + AD1896 + AD1853

Среднее звено можно исключить.

[yan]

Цитата: Сообщение от Nikkov
CS8416 + AD1896 + AD1853

Среднее звено можно исключить.

Лучше кнопочку сделать - ресемпл/синхр.

[Nikkov]

Среднее звено можно исключить.

А как же передискретизация? Или хватит той что в ЦАПе?
AD1896 у меня есть, поэтому выбрасывать просто ради экономии не хочется или есть другие причины?

[Инквизитор]

А как же передискретизация?

А зачем она тебе нужна, у тебя же в 1853 она уже имеется

[Nikkov]

По поводу AD1896 - зачем она в Lynx15 тогда использована (Lynx15 у меня типа эталона, аналоговую часть хочу его брать)?

Еще вопрос, в чем основное отличие CS8412/14 от CS8416 и насколько просто заменить в DAC24 вход на CS8416?
Datasheet читал, но так как только въезжаю в тему, то не сильно понял.
Максимальные частоты дискретизации разные, CS8416 имеет входной мультиплексор, CS8412/14 - RS422 приемник, CS8416 значительно дешевле CS8412/14 и рекомендуется как их замена.

[Viking]

По поводу AD1896 - зачем она в Lynx15 тогда использована (Lynx15 у меня типа эталона, аналоговую часть хочу его брать)?

Для всеядности.

[Inves]

насколько просто заменить в DAC24 вход на CS8416?

ой как непросто... у нее на выходе в хардваре моде всегда 24 бита есть они в исходном SPDIF или нет - это не канает.

[Эx, залужу...]

Inves,

ой как непросто... нее на выходе в хардваре моде всегда 24 бита

Надо просто ЦФ или фильтру дельтасигме вход сконфигурить в 24бита, и никаких проблем. При 16 бит данных со входа в младших разрядах просто нули окажутся.

[Inves]

Inves,
При 16 бит данных со входа в младших разрядах просто нули окажутся.

Дэк... ничего не смущает? За что боролись - ...

А после сдвига до 16-бит SRC (у меня) работает только в bypass-режиме и фильтровать не хочет, только дитхерит до 18 бит и ресэмплует нормально - у редиска! Надо двигать/задерживать фронты...

Хотя справедливости ради - звучит она получше DIR.

[Эx, залужу...]

Inves, чего то я них не понял

Дэк... ничего не смущает? За что боролись - ...

а что должно смущать и за что боролись?

[22art]

Предупредяю!
В этом ЦАПе ошибка с разводкой питания цифрового приёмника (на печатке).

[Эx, залужу...]

Предупредяю!
В этом ЦАПе ошибка с разводкой питания цифрового приёмника (на печатке).

Там еще и с синхрой 1895-ой (или-96ой?) полная засада. Где это видано - MCLK ей совсем от независмого генератора присунута, причем он независимый полностью не то чтоб от входного порта, так и от выходного ведь тоже. Не мудрено, что у него там какие то косяки были, что она вообще не работала...

[DmKhN]

Предупредяю!
В этом ЦАПе ошибка с разводкой питания цифрового приёмника (на печатке).

В чем?

Где это видано - MCLK ей совсем от независмого генератора присунута, причем он независимый полностью не то чтоб от входного порта, так и от выходного ведь тоже.

в даташите

[Эx, залужу...]

DmKhN Да, Дмитрий, нашел, был не прав.

[The input and
output signals are typically asynchronous with respect to each
other and to the master clock, MCLK_I.

Когда то давно разбирался, было интересно в свете использования ее с 4х для 44.1 в роли синхронного ЦФ. Т.е. асинхронность никакая не интересовала в принципе. Сейчас посмотрел даташит на evaluation board , там видно, что выходной порт только мастером синхронен с MCLK.
А насчет слэйва сбила с толку фраза
The AD1896 can be clocked by secondary on-board clock oscillator (U15) by first inserting the desired clock oscillator in socket U15 and then witching the clock source selection from on-board crystal to сlock oscillator (U15) by jumper JP4; however, clock oscillator is enabled for SLAVE mode only
Тем более, если дальше посмотреть, то там стр12 Fig9 - джамперок MCLK Source JP4 тоже ясности не добавляет, как я сначала неправильно понял, либо один, либо другой.

И если посчитать, учитывая ограничения по клоку и задачу иметь на выходе во что бы то ни стало 192кГц, то да, выбирая генератор MCLK для цапа и делителя для 1896, и отталкиваясь от 128 или 256Fs, и Fs 192К, имеем 24.576 и 49.152МГц. Либо мало для MCLK ресамплера, либо слишком много. Без двух кварцев и "дважды асинхронности" не обойтись.

Кстати, в итоге, были ли сравнения и какая разница по звуку наблюдалась при 44.1 на входе, байпассе в ресамплере, 8х в 1853 и MCLK на нее от 8416 (то есть без джиттеродава) в сравнении с асинхроным ресэмплингом до 192К и последующим 2х в 1853?

[DmKhN]

...и отталкиваясь от 128 или 256Fs

Уж не помню про 1896, но в 1895 при работе вых порта мастером отталкиваться МОЖНО только от 256Fs - это единственный поддерживаемый ею режим. При этом для дискретизации 192 кГц действительно нужен мастерклок в 49 с лишним МГц, чего микруха просто не поддерживает...

были ли сравнения и какая разница

Мерять - времени не было (брал чужой ноут ненадолго, нужно было отдавать). Кстати и те замеры что напечатаны, часть выполнены при работе саундбластера на 48 кГц, часть на 96....

На слух - вывод обхода у меня прикручен к земле (умная мысля как всегда приходит опосля - плата была уж месяца два как спаяна, когда я решил что стоило бы попробовать...). Поэтому обход у себя я делал как описано в статье - сигнал с джамперов после приемника кидал (проводами) на джампера перед ЦАП-ом.
Вообще, сам комплект микрух я себе "добывал" в виде сэмплов в те времена, когда их еще слали в Украину. И железяка - именно плод интереса - а будет ли лучше, если "переколдовать" 44/16 в 192/24.

Мое мнение - лучше не стало (может я глухой?). Правда и "хуже" я тоже не заметил...

Про 8х у 1853 - на 44.1 она нормально работает и с 4х....