Будет ли работать такая схемка?
Какие возможны улучшения? (коме реклокинга)
И где можно приобрести трансы?
Будет ли работать такая схемка?
Какие возможны улучшения? (коме реклокинга)
И где можно приобрести трансы?
Будет. Но в плане повышения надежности супервизор лучше запитать от того же источника, что и ядро (VD). Также использовать отдельный стабилизатор для питания выходных регистров CS8416 (VL) не имеет никакого смысла, если не стоит задача согласования с 5V логикой, поэтому VD и VL можно смело питать от одного источника. Далее, вместо переключателя имеет смысл использовать встроенный мультиплексор 8416, в hardware mode, он имеет 4 переключаемых входа.Будет ли работать такая схемка?
В Эльфе www.spb.elfa.ruИ где можно приобрести трансы?
У чипа, есть собсвенный фильтр?
Если я переключу на + 96KHZ?
Как он?
В эльфе не нашел трасов на 110R.
Нет у него собственного фильтра, это приемник SPDIF
PE65612 Stock number 56-550-55В эльфе не нашел трасов на 110R.
А еще данные нужно сдвинуть на 8 бит регистром...
Мучаю как раз 8416ю в хардваре на 44.1к. Кто-нибудь пробовал подать сдвинутый на 595м 16-ти битный и2с (исходный RJ-24) от 8416й на SRC (ad1896)? Что нужно сделать чтобы SRC все время не пересчитывал коэффициенты фильтра или вообще работал в режиме фильтра (есс-но без петли внешней синхр.)?
В bypass (SRC) 16бит сдвинутый работает отменно.
24 бит поток данных (без сдвига) - работает во всех режимах SRC.
Inves,Вот объясни, нахуа?еще данные нужно сдвинуть на 8 бит регистром...
.... Кто-нибудь пробовал подать сдвинутый на 595м 16-ти битный и2с (исходный RJ-24) от 8416й на SRC (ad1896)?
У 1896 внутренняя разрядность всяко больше 24бит и даже при включенном входе в 16битный формат она все равно первым делом перед пересчетом все приведет к 25 (или сколько то там) бит путем добавления нулей в младшие разряды
Так и пользовать 24 бит RJ c приемника и не париться.И то что на спдиф-входе, 16 или 24, здесь абсолютно пох, все автоматом получится.24 бит поток данных (без сдвига) - работает во всех режимах SRC.
Он и так всегда в режиме фильтра работает, исключая байпасс. Если имеется ввиду синхронный режим, без синхронизации источника - никак.Что нужно сделать чтобы SRC все время не пересчитывал коэффициенты фильтра или вообще работал в режиме фильтра (есс-но без петли внешней синхр.)?
Нука, нука каких еще нулей она добавляет?? А я то и не знал. Думал у нее там чесный дитхеринг все ухеривает (ну типа там масштабирование\аппроксимация с 16 на 25 бит и далее после фильтрации вниз на сколько нужно херит там на 18 или 20 бит)... а ты говоришь нули??? А откуда тогда она так зЫко звучит если такая лажа????Сообщение от Эx, залужу...
А можно носом в даташит - ткните пожалуйста, где про нули.
Inves, не знаю насчет где в даташите посмотреть, но большинство фильтров работает так- сначала входные данные приводятся к внутренней разрядности простейшим добавлением нулей (если по входу указано RJ 16бит) а потом уже интерполяция и все остальное. Да и еще - разрядность 16 бит указывается только в формате RJ, потому что физически иначе не определить положение MSB, в форматах же LJ и I2S 16 или 24 бита указывать не надо, положение MSB четко определено и все работает без каких либо вмешательств вне зависимости, в каком формате приходят данные по спдиф на вход, хоть в 8ми битах, хоть в 16-ти, хоть в 20. MSB и все остальное всегда оказываются на своих местах, а при наличии данных разрядностю менее 24бит в младших разрядах - пустота, т.е. нули. Осцем можно убедится.
Отсюда мораль - выход приемника, если хочется использовать RJ, конфигурить всегда в 24 битный выход (и соответсвенно в такой же формат вход следующего девайса)- поимеем поддержку с спдиф 24 битного сигнала, а дальше там все самой собой без нас образуется, ничего переключать/cдвигать не надо.
еще бы знать в чем глубокий смысл юзанья именно RJ...Сообщение от Эx, залужу...
и вообще, исходя из чего следует выбирать этот режим если и выход приемника и вход цапы можно конфигурить как угодно
Wired, Нет никаких глубоких смыслов, чего удобнее, то и выбирается.
но большинство фильтров работает так- сначала входные данные приводятся к внутренней разрядности простейшим добавлением нулей (если по входу указано RJ 16бит) а потом уже интерполяция и все остальное.
Это еще вопрос! - как это сделано в SRCшке. На слух (когда подаем прямые 24 бита при 16 битах реального сигнала, т.е. добитый нулями в LSB 24х битный) имеет место быть деградация динамического диапазона - компрессия (так и должно быть если идет добивка трети данных нулями ). Поскольку треть данных - это 0 и эти нули также точно попадут в выход после интерполяции\дитхера. А это- в свою очередь - полная лажа.
В каком конкретно фильтре идет добивка 0???? Даташит в студию!
---
Да и еще - разрядность 16 бит указывается только в формате RJ, потому что физически иначе не определить положение MSB, в форматах же LJ и I2S 16 или 24 бита указывать не надо, положение MSB четко определено и все работает без каких либо вмешательств вне зависимости, в каком формате приходят данные по спдиф на вход, хоть в 8ми битах, хоть в 16-ти, хоть в 20. MSB и все остальное всегда оказываются на своих местах, а при наличии данных разрядностю менее 24бит в младших разрядах - пустота, т.е. нули. Осцем можно убедится.
---
Даже не вопрос.
Нет никакой компресии.имеет место быть деградация динамического диапазона - компрессия (так и должно быть если идет добивка трети данных нулями )
В 16 битах сколько ДД? 96дБ. А в 24-х? Те же 96 никуда не денутся, если добавить к 16 битам еще восемь младших с нулями.Поскольку треть данных - это 0 и эти нули также точно попадут в выход после интерполяции\дитхера.
В любом, который поддерживает работу со входными данными выше 16бит. И даже в том, который только 16 бит принимает, если данные, например 8 битные. Тут не даташит, а основы изучать надо.В каком конкретно фильтре идет добивка 0???? Даташит в студию!
Указание девайсу разрядности входных данных в RJ - это всего лишь определение положения MSB относительно LRCK.
Последний раз редактировалось Эx, залужу...; 03.04.2006 в 17:12.
Ничего не путаешь?Сообщение от Эx, залужу...
Линейка с двумя шкалами (метровой и дюймовой) - пользуясь такой линейкой нужно обязательно указывать используемую шкалу.
Kompros, линейка в данном случае "одношкальная"
Эx, залужу..., получается, пофиг сколько бит подаем на вход - на выходе будет одно и то же?
Я хоть и не Эх залужу, но если MSB и в 16Бит*ах и 24 Бит*ах находится в одном и том же месте, то все равно какая разрядность, при меньшей 16 битной системе в 24 битном цапе автоматом получается, что разрешающая способность "ниже" 17-ого бита просто не используется (нули там). Т.к. линейка там действительно одна и та же.получается, пофиг сколько бит подаем на вход - на выходе будет одно и то же?
Спонсор данного сообщения - Газпром.
Нет никакой компресии.
---
На слух - она есть . По крайней мере на SRC.
В 16 битах сколько ДД? 96дБ. А в 24-х? Те же 96 никуда не денутся, если добавить к 16 битам еще восемь младших с нулями.
---
Дык! Про ДД исходных данных разных входных битностей мне не рассказывайте. Меня интересует что будет с этим ДД, когда он при 24х битном формате с 16ти битным реальным ДД со входа кривО смасштабируются фильтром на выход (с нулями в трети данных) в те же преславутые 16 бит ну или там 18... 20 бит...
Идеальная ДД уже будет далеко не 96... а реальная???
Как не крути после такого масштабирования - компрессия ДД .
А может фильтры не масштабируют данные на выход из внутренней разрядности а просто режут ее снизу (LSB), например до 16 бит?
Последний раз редактировалось Inves; 04.04.2006 в 11:21.
Quasar все верно сказал.
Inves,На слух, 1896 с RJ24 c 16 бит данными по входу по сравнению с чем? Сам же недавно говорил, что что-то там в RJ 16 не заработало...На слух - она есть . По крайней мере на SRC.
Ничего там не "смасштабируется". Что ресамплеры, что синхронные фильтры работают в этом плане одинаково, у ресамплеров только коэффициенты меняются в зависимости от Fs in/Fs out. Отсчет умножается на коэффициент, в результате этой операции повышается разрядность, затем "лишние" данные отбрасываются/ округляются до внутренней разрядности девайса и т.д. Перед тем, как выдать новый отсчет на выход опять все округляется уже до разрядности требуемой на выходе, а для минимизации ошибок квантования может добавляется дизер. Все.Меня интересует что будет с этим ДД, когда он при 24х битном формате с 16ти битным реальным ДД со входа кривО смасштабируются фильтром на выход (с нулями в трети данных) в те же преславутые 16 бит ну или там 18... 20 бит...
Внутренняя разрядность либо больше либо равна максимальной разрядности по входу, на входе - регистр в который скидываются данные и из которого берется отсчет для вычислений. При подаче 16битного сигнала на вход в форматах LJ и I2S и RJ24 в младших (17-24) битах этого регистра автоматом оказываются нули, в режиме RJ16 в младшие (17-24) биты этого регистра просто ничего не загрузится, и там по умолчанию опять будут нули. А для вычислений регистр считывается весь. Т.е. как ни крути - на выходе результат во всех случаях будет одинаковый.
И что 24битный отсчет с каими то данными в старших шестнадцати битах, но с 8 нулями в восьми младших, что 16 битный с теми же сами данными в своих шестнадцати, но без 8-ми младших нулей есть суть одно и тоже.
Спасибо за развернутое пояснение. Разобрался. Т.е. по ДД шкала всегда одна.
В силу своего юношеского максимализма думалось, что для оптимизации точности вычислений на внутреннюю шину размазываются заданное количество входных бит. Но как правило производитель не заморачивается по этому поводу
Эx, залужу...
Надо только проследить, чтобы за 16 битами данных в сигнале были нули. Наверное это всегда так, но вот даташит на CS4390 специально оговаривает к примеру, что не нулевой статический сигнал следующий за данными будет вносить погрешность.
Социальные закладки