Будет ли работать такая схемка?
Какие возможны улучшения? (коме реклокинга)
И где можно приобрести трансы?
Чтоб было понятней про 16 или 24 бита...
16-и битный отсчет:
Старший бит - знак
"второй" за ним бит - 1/2-я макс. вых. сигнала
"третий" бит - 1/4-я макс. вых. сигнала
"четвертый" - 1/8-я....
и так до 16-го бита, который "весит" 1/(2^15) от макс. вых сигнала.
Для 24-х битов ряд продолжается (после шестнадцатого) в том же самом направлении
"семнадцатый" бит "весит 1/65536 от макс. вых сигнала
....
"двадцать четвертый" - 1/8388608...
(дробные числа, однако)
ЗЫ. Все единицы в разрядах с 17-го по 24-й "весят" (в смысле, дают изменение амплитуды вых. сигнала) почти столько-же (если точно - меньше на "вес" 24-го разряда), сколько и единица в предыдущем (16-м) разряде.
Последний раз редактировалось DmKhN; 05.04.2006 в 15:12.
Действительно, изначально привести все входные форматы к единому знаменателю (в сабжевом случае - 24 бит) и уже затем перевести к внутренней разрядности гораздо удобнее нежели возиться с "разнокалиберностью".
Сенькс за разъяснения.
Последний раз редактировалось Kompros; 06.04.2006 в 00:50.
Ну и ....... Схема в #3 рабочая? Что там за красные вопросики?
на 6 помножь. Получишь теоретичекий предел. Потом в даташит на 24-х битній цап глянь. Найди уровень шумов в -102 дБ и поймешь, что, дай бог, 1 разрад после 16-го еще сыграет, а остальные 7 все-равно "уйдут в песок"...В 16 битах сколько ДД? 96дБ. А в 24-х?
DmKhNОно то понятно, мне во всяком случае, только речь там, откуда цитата выдрана, не об том веласьна 6 помножь. Получишь теоретичекий предел. Потом в даташит на 24-х битній цап глянь.
Фу, какая гадость, дельтасигма за 1.5$ бакса А вот у такой же, но за $4.5 уже и -120дб может быть .Найди уровень шумов в -102 дБ
Только параллельник, даже 16 битный ( с макс. достоверными 15-ю разрядами) почему-то играет заметно приличней
В описанни на CS8416 написано , что I2S выход может в режиме слэйв работать. Это за счёт чего? За счёт какого то асинхронного фильтра внутри или ещё как то?
SashaNetrusov Это режим для случая наличия внешней обратной синхронизации источника, работает через FIFO. Если внешней синхры нет - будут потери или повторения отсчетов
А там вроде есть слова, что частота м.б. не синхронной..... ?Сообщение от Эx, залужу...
Может.Сообщение от SashaNetrusov
Сообщение от Эx, залужу...
А искажений отсчётов не будет? Из-за джиттера в моменты равенства фаз....
В отличие от DIR1703, ФАПЧ CS8416 очень четко держит фазу и выход из синхронного режима при SPDIF с внешней синхронизацией крайне маловероятен. По крайней мере я такого не наблюдал
А можно ли без супервизора обойтись (через 10 кОм на + скажем), или использовать 5 вольтовый напр. adm707?
Без супервизора не обойтись.
Почему не обойтись? Просто стандартной сбросовой RC-цепочки недостаточно ?
"Замполит, чайку?"(с)"Охота за Красным Октябрем".
"Ну что, можете меняться обратно."(с)типа анек.
<-- http://altor1.narod.ru --> Вопросы - в личку, е-мейл, скайп.
Тогда только если с триггером Шмитта. Просто с RC- цепочкой бывает что сглючивает при включении.
Как чувствительна микросхема к номиналам и качеству элементов фильтра, если смысл ставить пленочные конденсаторы? Почему номиналы фильтра на Evaluation Board отличаются (1 кОм + 0.22 мкФ !! 10 нФ против 3 кОм + 22 нФ !! 1нФ).
На микросхеме есть вывод NV/RERR, на него приходит сигнал об ошибке передатчика, как вытащить эту ошибку и просуммировать?
Спасибо.
Социальные закладки