Дилетантский вопрос про sigma-delta

[tomtit]

Вот наскоро сочинил примитивную модель однобитного сигма-дельта модулятора 4-го порядка,
подал на вход синус 20-бит проапсэмпленный до 256*Fs.
Смотрите что получилось ...
Почему никто не использует столь простой подход ?
Ищем грабли ..., учим теорию.

[dortonyan]

Не, там не совсем модулятор, это только баловаться с параллельными ЦАП.
Для 1547 нужен во первых - однобитный модулятор, во вторых - выше частота семплирования (х64 минимум).
Вообще, на сколько я понял, модуляция шейпингом применима только для мультибитных квантователей и в СДМ-ах используется только в составе так называемых MASH модуляторов (multi level noise shape).

[tomtit]

Но если делать на 8T595, то за счет отдельного питания выходов не нужно иметь диф. вход (логика с опорным все равно не связана). Достаточно иметь равенство потребляемого тока AFIR-ов в каждом плече.

Ничего не понял. Дифференциальным должен быть выход а не вход, хотя LVDS клок был бы кстати.
Дифф выход позволяет частично побороть ассиметрию выходов и дополнительным бонусом идёт небольшая вариация тока питания читай опоры.
Если разнести прямой и инверсный выходы по разным корпусам, то начинает гадить паразитная индуктивность.

[LexaryStyle]

Единственное, что такое кодирование делает недифференциальным сигнал на входе логики.

не страшно, дифференциальность появляется если проинвертировать данные как сделано в DSC. Просто видимо для RZ кодирования придется увеличить групповую задержку за счет аккумулятора в котором оно будет происходить.

Для PCM1792 со стр. 43

Нашел в другом месте у PCM1792А - DSD - This mode is used for interfacing directly to a DSD decoder, which is found in Super Audio CD (SACD)
applications. но sia_2, указал именно только на DSD17хx серию. Ну да ладно...

DSD AFIR не нуждается в DWA

Согласен. Этот DWA вообще только для параллельного выхода годится, для предложенной концепции. Для 595 варианта его не применить, там скольжение усредняет. Я пробовал подавать на матрицу с ПЛИС унарный вариант, "журчание" меньше но искажения по замерам выше что и логично.

Кому надо скоро

Дождемся Ваших побед) у меня тоже авралы пока что, трассирую ПП многоканала.

Не хватает 3.3-5В КМОП регистра с мощным выходами, прямыми и инверсными и с ЛВДС клоком.

LVDS это круто, сам сейчас такие клоки закладываю к ПЛИС, но! 5В кмоп это тупик, ничего там путного не выйдет. Были предложение использовать выходы 595 + 10К резисторы в режиме токового выхода на мелкий резистор Ом этак на 60, либо как у DSC1 - тоже токовый вариант выхлопа на ОУ, там высокие напряжения не нужны у ключей с их проблемами.

---------- Сообщение добавлено 23:02 ---------- Предыдущее сообщение было 22:44 ----------

Так DCS (или кто там) давно уже так и сделан.

НЕт, он сделан на 595 логике а не напрямую к ПЛИС, напрямую к ПЛИС никто не делал, это сумашествие и глупость.

[dortonyan]

Ничего не понял. Дифференциальным должен быть выход а не вход

Я исхожу их того, что логика потребляет не только выходным током в нагрузку, но и самими вентилями, которые получаются запитаны от опоры. Типа для симметрии переключения вентилей внутри, хотя я конечно не уверен, что оно там нормально компенсируется (это не диф. каскады).

Дифф выход позволяет частично побороть ассиметрию выходов

Что вы подразумеваете под "асимметрией", разность сопротивлений p и n ключей на выходе? При работе на токовый вход такая асимметрия не имеет значения.

Если разнести прямой и инверсный выходы по разным корпусам, то начинает гадить паразитная индуктивность.

В ветке про DSC на 595 логике вроде нормально получилось. Если шунтирование питания в обоих плечах сделано одинаково, то суммарный ток опоры тоже должен получиться постоянным, только с диф. компенсацией на низкой частоте.

не страшно, дифференциальность появляется если проинвертировать данные как сделано в DSC. Просто видимо для RZ кодирования придется увеличить групповую задержку за счет аккумулятора в котором оно будет происходить.

Про задержку не понял. RZ - это условно каждый единичный бит делим по времени пополам. Тогда для диф. сигнала лог. единица это в одном плече - b10, в другом - b00. Диф. симметрии никак не получается.

LVDS это круто, сам сейчас такие клоки закладываю к ПЛИС, но! 5В кмоп это тупик, ничего там путного не выйдет. Были предложение использовать выходы 595 + 10К резисторы в режиме токового выхода на мелкий резистор Ом этак на 60, либо как у DSC1 - тоже токовый вариант выхлопа на ОУ, там высокие напряжения не нужны у ключей с их проблемами.

Не ну чем выше напряжение питания, тем при прочих равных лучше SNR. Единственное, что транслировать лог. уровни из 3,3 в 5В проблематично.
У меня еще возникла мысль, что для однобитного выхода можно сделать токовый диф. каскад на паре pnp БТ, управляемый с выхода того же LVDS, или диф. КМОП выхода:
Но AFIR так конечно не сделаешь. )

[LexaryStyle]

Но AFIR так конечно не сделаешь. )

Это все игры для VLSI инженеров, наш путь это просто взять матрицу у готового ЦАПа и прикрутить свой модулятор - все. DCS вариант выходит уж очень громоздко и дорого а результат сомнительный пока наблюдается.

[dortonyan]

Согласен, интегральная схема всегда предпочтительнее, но с однобитным выходом ввиду простоты можно и поизвращаться.

[tomtit]

Что-то я опять не въехал.
По логике вещей, асимметрия - это разность сопротивлений Р и N ключей и разные задержки 1->0 и 0->1.
Как тут поможет токовый вход? Он помогает против нелинейного сопротивления КМОП выхода, с этим я согласен, но и только. При нулевом или чисто активном входном импедансе, время переходного процесса на входе тоже равно 0, следовательно искажения из-за нелинейных ключей не успевают появиться.
А дифф выход позволяет уменьшить влияние синфазного шума логики, типа пролаза клока и гармоник НЧ из-за падения на проводниках питания.
Именно из-за индивидуальных выводов питания и маленьких корпусов,
1G логика выглядит предпочтительнее.

[dortonyan]

Как тут поможет токовый вход? Он помогает против нелинейного сопротивления КМОП выхода, с этим я согласен, но и только.

Да, я это имел в виду.

По логике вещей, асимметрия - это разность сопротивлений Р и N ключей и разные задержки 1->0 и 0->1.

Теперь я не догоняю - как задержки или нелинейности ключей искажают? Ну будет скважность бита не 0.5, а 0.49 или 0.51.
Или имеете в виду, что ухудшается вычитание синфазного глитча? Даже если так, то при RZ кодировании этот глитч все равно не должен мешать.

[LexaryStyle]

Ну будет скважность бита не 0.5, а 0.49 или 0.51.

Звук это очень чувствительная штука и такие искажения будет слышно, просто есть приятные искажения и не приятные - с которыми по возможности борются в пределах разумного)

[sia_2]

Offтопик:
Возможно, я не прав, но мне представляется, что любительский сигмадельта должен оптимизироваться на максимально возможный индекс модуляции при невысоком коэффициенте оверсэмплинга, за счет повышения его порядка и более аккуратной реализации математики, чтобы облегчить условия работы собственно аналого-цифрового преобразования (обойтись минимальными частотами и сложностями) и избежать типовых артефактов сигмадельт, проистекающих от "экономии на спичках". Потому что более качественная "математика" - это единственное, в чем любитель имеет шанс успешно конкурировать с промышленностью.

[LexaryStyle]

Какие характеристики тракта вы считаете оптимальными в таком случае?

[sia_2]

OSR 64...128, SQNR 120...130 дБ, рабочий максимальный индекс модуляции 0.7...0.8.

[tomtit]

OSR 64...128, SQNR 120...130 дБ, рабочий максимальный индекс модуляции 0.7...0.8.

При высоком порядке и высоком индексе модуляции гарантированно будут проблемы с динамикой. Очень быстрое падение петлевого усиления выше 20К.
Я, наоборот, всегда пытался отодвинуть шумовую стенку как можно правее, даже за счёт существенной потери SNR. Тогда можно сделать выходной ФНЧ с порядком ниже, чем у модулятора.

[sia_2]

При высоком порядке и высоком индексе модуляции гарантированно будут проблемы с динамикой. Очень быстрое падение петлевого усиления выше 20К.
Я, наоборот, всегда пытался отодвинуть шумовую стенку как можно правее, даже за счёт существенной потери SNR. Тогда можно сделать выходной ФНЧ с порядком ниже, чем у модулятора.

Offтопик:
Я раньше тоже старался отодвинуть начало роста шумового спектра максимально вправо. Для интегральных решений это имеет смысл, но для "россыпных" - похоже, не оправдывает себя. Практичнее иметь минимальные тактовые частоты, чтобы минимизировать артефакты, возникающие в самом узле цифроаналогового преобразователя. Всё остальное - вопрос корректности реализации "математики", к примеру, если не долбить по модулятору "ступеньками" - то и проблем от реакции на них нет. И не нужен запас индекса модуляции на устойчивость при переходных процессах. Опять же, корректный дитеринг и оптимизация вида STF (отсутствие роста вне полосы) позволяют перевести ВЧ часть спектра в истинно шумоподобную, а не набор chirps/idle tones. Я применил подобные модуляторы для управления фокусирующими и отклоняющими катушками растрового электронного микроскопа, получилось лучше, чем на обычно применяемых "индустриальных" ЦАП. Естественно, с префильтром, корректно сглаживающим подаваемые от компьютера ступеньки.

[tomtit]

Я тоже предпочитаю STF как у ФНЧ N-того порядка. Для ЦАП тривиальная структура цепочки интеграторов с N обратными связями оказалась оптимальной. Нужны только аккумуляторы подлинней. Чувствительность к коэффициентам достаточно низкая, что позволяет использовать однобитные даже для 7-го порядка.
Мне больше всего понравился самоосциллирующий ШИМ модулятор. Там порядок ПФ 9, но спад, как у 5-го.
Остальные полюса и нули нужны для «выкраивания» нужной АЧХ.
Частота болтается между 1 и 2 МГц. Не придумал ещё, как сделать аналоговый выход. Если найти «идеальные» ключи для таких умеренных частот, то проблем вообще нет.

[sia_2]

Offтопик:
попробуйте структуру, аналогичную ключам R-2R ЦАП - на SPDT типа 4053, нагруженные на IU на базе инвертирующего ОУ, то есть работающих переключателями тока, а не напряжения. Для сигмадельта два ключа обеспечивают RZ опорного тока, третий ключ стоит последовательно с резистором ОС IU и обеспечивает компенсацию влияния сопротивления ключей на масштабный коэффициент. Для ШИМ хватает двух ключей - RZ не нужен. При тактовых частотах не выше единиц мегагерц всё это и на россыпи работает вполне прилично.

[dortonyan]

попробуйте структуру, аналогичную ключам R-2R ЦАП - на SPDT типа 4053, нагруженные на IU на базе инвертирующего ОУ, то есть работающих переключателями тока, а не напряжения.

Тоже думал про такой вариант, но смущает наличие интервала BBM, из-за которого в опору будет происходить какая-то инжекция, коррелированная с сигналом. Поэтому выше приводил пример на биполярном ДК.
Или это вариант именно для ШИМ?

[sia_2]

Тоже думал про такой вариант, но смущает наличие интервала BBM, из-за которого в опору будет происходить какая-то инжекция, коррелированная с сигналом. Поэтому выше приводил пример на биполярном ДК.
Или это вариант именно для ШИМ?

Потребление от опоры практически не зависит от сигнала - SPDT переключает один и тот же ток либо на виртуальную, либо на реальную землю. За время BBM напряжение меняется мало - ёмкость ключа не нулевая, а заряд потом благополучно либо сливается на землю, либо интегрируется в IU. Тут главное - не взвинчивать частоту. Дело в том, что при проектировании ASIC я могу контролируемо делать время BBM порядка 40-100 пикосекунд, тогда как в "готовых" ключах оно составляет по порядку величины 10 наносекунд, то есть на пару порядков больше. Соответственно, при реализации на россыпи надо максимально снижать частоты переключений.

[dortonyan]

Дело в том, что при проектировании ASIC я могу контролируемо делать время BBM порядка 40-100 пикосекунд, тогда как в "готовых" ключах оно составляет по порядку величины 10 наносекунд, то есть на пару порядков больше. Соответственно, при реализации на россыпи надо максимально снижать частоты переключений.

Т.е. все таки влияние есть.
Для х64 оверсемплинга период получается около 350нс. Даже если взять более шустрые ключи с BBM 3..3.5нс, то это получается примерно 1/100 от интервала бита. Неужели без RZ не будет заметно?
А как оцените схему на биполярном ДК (что я приводил выше)? У нее интервала BBM нет вообще и транзисторы в насыщение не входят. А по сложности - примерно то же самое что на ключах (даже если делать ИТ в эммитерах ДК).

[sia_2]

Т.е. все таки влияние есть.
Для х64 оверсемплинга период получается около 350нс. Даже если взять более шустрые ключи с BBM 3..3.5нс, то это получается примерно 1/100 от интервала бита. Неужели без RZ не будет заметно?
А как оцените схему на биполярном ДК (что я приводил выше)? У нее интервала BBM нет вообще и транзисторы в насыщение не входят. А по сложности - примерно то же самое что на ключах (даже если делать ИТ в эммитерах ДК).

Можно. Это по сути тот же SPDT, только вот ёмкости (и пролаз сигналов управления) в дискретном исполнении будут заметными.