Shift register i2s to RJ LJ

[darlock]

Собственно надо сделать преобразование, без плисок.
Перерыл весь инет (есть только статья петровского, но там нет картинок).
Поделитесь пожалуйста рабочей схемой.

[azzar]

https://forum.vegalab.ru/showthread....l=1#post605768

[kvnik]

Можно так

[darlock]

Спасибо за ответы, но схемы странные. Где собственно линия sdata. В случае преобразования формата именно она и меняет свое положение относительно LRCLK (WDCLK).
Скажем так в случае многоканальной передачи (несколько параллельных i2s, синхронные по битклоку, но не синхронные по ЦС) колдовство с WDCLK не спасает. Надо полноценный сдвиг SData.
Как я понял из анализа собранной информации оптимальное решение -это схема на базе HC74164 (для полноценной возмождности сдвигать до 32 бит надо 4 корпуса).

Интересуют возможные подводные камни, чтобы не пришлось платы устройства в помойку выбрасывать.

[Lexus]

В приложении схема и диаграмма.

Интересуют возможные подводные камни, чтобы не пришлось платы устройства в помойку выбрасывать.

Большое потребление тока плюс помехи в эфир. По времени установки нет нареканий, так как частоты не слишком высокие.

[Ромыч]

AD1896 вам в помощь. Даташитик легко гуглится.

[Lemmy]

я делал так - две 164 последовательно, первая тактируется BCK, вторая инвертированным BCK. максимальная задержка - 15 тактов BCK.
двигаем либо DATA либо LRCK. что удобнее.

[Serge_L]

Lexus, кусок из плисины? Судя по второй картинке.

[Lexus]

Serge_L, да, это Quartus. В нем имеется серия 74, удобно моделировать. Для проектов ПЛИС я использую текстовое описание, оно проще и быстрее, чем схемное.

Только сейчас разглядел, что требуется еще и конвертирование в LJ. Тогда понадобится еще пара регистров, а LRCK на выходе инвертировать не нужно.

[darlock]

В приложении схема и диаграмма.

Большое потребление тока плюс помехи в эфир. По времени установки нет нареканий, так как частоты не слишком высокие.

Спасибо. Насчет помех и тока - это существенно, можете подсказать чем можно заменить (только не плис).

PS АД1896 за 20 баксов без обвяза, на 4 канала - очень кучеряво. Для простого преобразования имхо перебор.

[Alex]

Lexus, кусок из плисины? Судя по второй картинке.

А по первой что непонятно. что это MAX+ или Квартус?

[Serge_L]

Я осторожен...

[Ромыч]

АД1896 за 20 баксов без обвяза, на 4 канала - очень кучеряво. Для простого преобразования имхо перебор.

Зато ноль гемора. Тут все зависит от приоритетов, чего больше жалко - 40 баксов или потраченного времени.

[darlock]

Разговор ниочем. 4 стерео канала это 80 баксов без обвяза + сложность разводки однослойной или двухслойной печатки под 4 корпуса 1896. Тем более там нельзя сделать произвольное смещение или преобразование.

[Lexus]

Да, ASRC как преобразователь форматов - из пушки по воробьям. darlock,а почему Вы ПЛИС так категорично отвергаете? На мой взгляд, это единственный способ сделать компактно и просто.

[darlock]

плис, это аналогично как asrc - из пушки по воробьям только куча гемора при отладке ответственного кода ,т.к. если уже делать на плис то с кодом ввода вывода для ADAT, и AES, ресинхронизацией и т.д. А реализация АДАТ и прочего (это ого-го геморой). Поэтому учитывая что я юзаю готовые Asic для ввода вывода (к-е стоят кстати по 4-5 баксов) вместо 40 за плис с обвязом.
Задачи смещения данных по шине I2s тоже надо делать как-можно проще и дешевле, 4 корпуса - и 4 задействованных ножки на корпус - это просто и элегантно.

[And$er]

Поэтому учитывая что я юзаю готовые Asic для ввода вывода (к-е стоят кстати по 4-5 баксов)

А можно узнать что за ASIC Вы для этого используете?

---------- Добавлено в 17:42 ---------- Предыдущее сообщение в 17:38 ----------

Задачи смещения данных по шине I2s тоже надо делать как-можно проще и дешевле, 4 корпуса - и 4 задействованных ножки на корпус - это просто и элегантно.

Offтопик:
А потом начинается: при изменении разрядности передаваемых по шине данных их требуется сдвигать на разное количество тактов битлока. Появляются навесные соединения на плате и т.д. По-моему на ПЛИС за 300руб проще всего, а схему сдвига можно уместить в 32 макроячейки.

[darlock]

Смех здесь неуместен. А поучения тем более. Мне надо решить вопрос, а не влазить в мутные дискуссии.
Я работаю с ВА синтезаторами (АЦП - ЦАП в к-х один из второстепенных модулей, т.к. уже давно есть способы цифровой интеграции в DAW), там как правило изменения разрядности нет, т.к. сердце -это пламенный Мотор (dsp56367), в некоторых устройствах до 14 DSP. Поэтому разрядность фиксированная (смотрите даташиты на 56к), заморочки только в съеме демультиплексированого (разбитого на отдельные пары каналов) i2s сигнала, т.к. разные порты GPIO и иногда разные способы вывода. По поводу ПЛИС - я уже сказал, намудохаешся с отладкой ответственного кода, мне это нахрен не надо, а делать примочки на 30 macrocell это смех.
Al1401g, al1402g, cdce9xxx, есть еще редкие Asic от ямахи и корга. В общем этим микрухам на плис нет и не будет аналогов с точки зрения цены и стабильности работы.

[s3tup]

Плиску можно взять дешевую, ввиде чипа с обвязкой на плате, втыкающейся в стандартный DIP разьем.

http://www.seeedstudio.com/depot/xc9...html?cPath=174
http://www.seeedstudio.com/depot/pre...html?cPath=174

только программатор нужен, если нету - подойдет Bus Pirate или Bus Blaster (см описание платок, 27/35$) -
http://www.seeedstudio.com/depot/bus...html?cPath=174
http://www.seeedstudio.com/depot/bus...html?cPath=174

JTAG дебаггер для LPT делается, кажется, без проблем...

[And$er]

а делать примочки на 30 macrocell это смех.

В таком случае делайте на стандартной 74-ой логике - это будет серьезно.