Очередной виток в Спирали
Предистория:
Первая ветка и ее окончание
Вторая ветка и ее окончание
Третья ветка и ее окончание
Четвертая ветка и ее окончание
Очередной виток в Спирали
Предистория:
Первая ветка и ее окончание
Вторая ветка и ее окончание
Третья ветка и ее окончание
Четвертая ветка и ее окончание
Walter,
Alex,
dortonyan,
Спасибо за разъяснения !
Кто-нибудь знает, что из "6. Взвешенная матрица 1-2-4-8 с непрерывной калибровкой (Continuous calibration DAC) Представители: TDA1310, TDA1311, TDA1312, TDA1313, TDA1306, TDA1386, TDA1387, TDA1545A" (http://s-audio.systems/blog/da-conversion-methods) является вешиной эфолюции и в чём вообще отличие между почти всеми, кроме последней и ещё одной там многоножки?
---------- Сообщение добавлено 22.10.2019 в 01:19 ---------- Предыдущее сообщение было 21.10.2019 в 23:26 ----------
Только, мне думается, что это не сильно поможет для "непрямымого управления" состояния портов, а через логику процессорного ядра МК.Петр СидоровAdmin Виталий Школин11 часов назад
Выпущена новая версия прошивки с поддержкой внешней синхронизации.
На нашем сайте прошивка появится завтра.
На данный момент прошивка доступна по ссылке https://github.com/chipdipru/USB-Hi-...2S-STM32F446RC
Файл прошивки USB_I2S_PRIME_SUPER_v1.2_dfu
https://www.chipdip.ru/product0/9000569733
∇·D = ρ
∇·B = 0
∇xE = – ∂B/∂t
∇xH = j + ∂D/∂t
© J. C. Maxwell, O. Heaviside
Тогда нужен свой пересинхронизатор для Ле и свой для даты и битклока. Имхо лишнее, достаточно одного для всего.
Подчиненный перед лицом начальствующим должен иметь вид лихой и придурковатый, дабы разумением своим не смущать начальство.
Указ Петра I от 09.12.1709:
Пересинхронизатор тоже помех добавляет и еще вопрос от чего помех больше, от несовпадений фронтов битклока и даты (на битперфект это не должно влиять), или от работы триггеров по этим шинам. Может и не стоит дату и битклок реклочить.
Подчиненный перед лицом начальствующим должен иметь вид лихой и придурковатый, дабы разумением своим не смущать начальство.
Указ Петра I от 09.12.1709:
Раз уж подняли тему реклока..
Кто-то может сказать, как можно измерить его влияние на цап инструментально?
ну, то есть, на осциллографе это, конечно видно. болтанка фронтов после гальванического изолятора, и красивое после реклока.
а влияние на сигнал? измеримое? какие тесты проводить? возможно, зря это все?
Если не большая болтанка, то зря. Хороший у вас осциллограф, я на своем не вижу.
Подчиненный перед лицом начальствующим должен иметь вид лихой и придурковатый, дабы разумением своим не смущать начальство.
Указ Петра I от 09.12.1709:
я имел в виду методику, которую используют для определения влияния джиттера spdif на цап. у меня вопрос не в лицезрении осциллограмм, данные просто есть в даташите, скажем на si8641 2 ns pulse width distortion and 350 ps peak jitter. что, вероятно, и есть болтанка фронтов.
у меня есть подозрение, что реклок i2s вообще никак не влияет на качество воспроизведения сигнала. и три корпуса 1g79 потрачены зря вот как бы убедиться? только инструментально, само собой. субъективные тесты не годятся
я заметил изменение SNR (не на слух конечно же). Хотя оно может быть и не связано напрямую с джиттером. Как вариант проблемы указал Walter, связь "тика" ядра Windows, и соответственно пляска напряжений согласно этому счетчику.
_________________
Евгений
Последний раз редактировалось Juzzy; 23.10.2019 в 13:14.
Социальные закладки