с появлением такого замечательного СПДИф приемника, как WM8804

[Wired]

Может есть смьісл к "USB транспорту" просто приаттачить СПДИФ трансивер, и не париться с развязками, отвязками, ЛВДСами и всякими 485-ми...
а?
и слушать себе на Пикардийском Аккорде

[Wired]

Заказал себе попробовать 8804 и 8805. Весь вечер тупил в даташит (как же он мудрено написан по сравнению с даташитами ТИ и АДИ ). С конфигурацией более-менее все понял, а вот как рулить мастерклоком в хардваре моде? Или он там один в хардваре, тогда какой?

256fs
в хардваре не рулицо
даташит написан несколько путано, но разобратся можно, там постоянньіе отсьілки из хардваре идут на софтовьіе режимьі.

[Grigori G.]

Спасибо.
Это хорошо, что 256fs (с большинством ДС срастется). Плохо, что не рулицца. И еще плохо, что вообще нет 384fs

[Wired]

Спасибо.
Это хорошо, что 256fs (с большинством ДС срастется). Плохо, что не рулицца. И еще плохо, что вообще нет 384fs

еще хуже, что у него при 192 Кгц, наскольоко я понял - 128fs

[Grigori G.]

еще хуже, что у него при 192 Кгц, наскольоко я понял - 128fs

Это он типа автоматом перескакивает? А с другой стороны. чего в этом плохого? Та же РСМ1794А легко должна схавать оба мастерклока. И AD1853 с INT 2х/4х должна прирасти.

[tomtit]

Вот простая статейка про АСРЦ и как она работает, для тех кто читает по аглицки.

[Kolbaskin]

Получается, что SRC4192 плохо подавляет джиттер?

[Serge_L]

tomtit, спасибо за статейку! Понравилось. Только я ее расцениваю как оду замечательному ДАК1 на 1896, так как не приведена ни одна спектрограмма, про которые там так расписывается. Но, конечно, ценной информации много в ней. Я не спец в построении ФАПЧ, скажите, пожалуйста, а как обходить ситуацию с различными частотами сэмплирования на входе?

[Mic Dragon]

Нда, фраза про отсутствие подавления джиттера в SRC4192 выглядит, мягко говоря, странно. В даташите на нее соответствующих данных правда нет вообще, интересно было бы взглянуть. Есть у кого-нибудь? У более поздних SRC4382/4392, к примеру, на 1кГц подавление около 140дБ, даже лучше, чем у AD1896.

[Wired]

tomtit Только я ее расцениваю как оду замечательному ДАК1 на 1896, так как не приведена ни одна спектрограмма, про которые там так расписывается.

те-же очучения.
Но спасибо.!

[nazar]

Вот простая статейка про АСРЦ и как она работает, для тех кто читает по аглицки.

хороший рекламный проспект и не более того) Такое ощущение что автор даже не подозревает что принцып построения 1896 и 4192 совсем иные, и как работает рейт естиматор в СРЦшке тоже не видел.
Для тех кто читает по англицки и хочет ближе познакомится с АСРЦ будут полезны книги Ивара Локкена, он как раз новую книгу выпустил после конференции АЕС, мне его толи жена толи сестра на мыло писала об этом.

[aal]

Нда, фраза про отсутствие подавления джиттера в SRC4192 выглядит, мягко говоря, странно. В даташите на нее соответствующих данных правда нет вообще, интересно было бы взглянуть. Есть у кого-нибудь? У более поздних SRC4382/4392, к примеру, на 1кГц подавление около 140дБ, даже лучше, чем у AD1896.

У SRC4382/4392 ядро SRC4192 - т.е. именно асрц единтично...

[tomtit]

Ну статья, конечно, чисто рекламная, но вот график из даташита СРЦ4392 и, для сравнения, моей игрушки с ПЛЛ.

[yan]

tomtit, не понятно, какая разница до величины подавления джиттера микрухой SRC4392,
если asrc используется для перепривязки асинхронного входного потока к частоте местного фикс. генератора?

[tomtit]

tomtit, не понятно, какая разница до величины подавления джиттера микрухой SRC4392,
если asrc используется для перепривязки асинхронного входного потока к частоте местного фикс. генератора?

Когда производится софтверный ресемплинг то соотношение частот известно с "бесконечной" точностью и джиттера нет.
Аппаратная же АСРЦ не может знать ф1/ф2 абсолютно точно и рассчитывает выход с погрешностью, зависящей от текущей ошибки естиматора ф1/ф2,
что эквивалентно джиттеру. Джиттер давится только вне полосы пропускания эстиматора, как делает и ПЛЛ, только реализация АСРЦ гораздо сложнее.
Природу не обманешь ...

[sia_2]

Когда производится софтверный ресемплинг то соотношение частот известно с "бесконечной" точностью и джиттера нет.
Аппаратная же АСРЦ не может знать ф1/ф2 абсолютно точно и рассчитывает выход с погрешностью, зависящей от текущей ошибки естиматора ф1/ф2,
что эквивалентно джиттеру.

Естественно.

Джиттер давится только вне полосы пропускания эстиматора, как делает и ПЛЛ,

Конечно. Но полосу эстиматора (как и PLL) можно сделать адаптивной и в установившемся режиме ее можно сделать сколь угодно малой.

только реализация АСРЦ гораздо сложнее.

А вот это не совсем так. Да, математически корректный ASRC довольно-таки непрост, и его разработка гораздо сложнее и дороже "классики" в виде PLL.

Но вот при изготовлении микросхем практическое значение (в основном) имеют только две вещи: площадь кристалла и время тестирования в процессе изготовления. Поэтому при достаточно малых проектных нормах чисто цифровое решение однозначно эффективнее "аналогового" (на PLL). Причин тому две.
Во-первых, это возможность обеспечения произвольно высокой (заданной при разработке) точности, как вычислений, так и эстиматора - сложность цифровой схемы, пока элементов не запредельно много, не является препятствием для ее производства.
Во-вторых, тестирование чисто цифровых узлов проводится гораздо быстрее, чем аналоговых, особенно таких "медленных", как аналоговая ФАПЧ с миллигерцовой полосой - представьте себе, что КАЖДЫЙ ЭКЗЕМПЛЯР микросхемы при производстве придется тестировать минимум несколько минут. Это приемлемо только для очень дорогих и сложных микросхем, типа high-end процессоров (Power6/Power7, к примеру), но не для массовых ИС, которые должны продаваться за разумные деньги.

Другое дело, что имеющиеся сегодня промышленно производимые ASRC рассчитаны на обеспечение "достаточно хорошего для большинства покупателей", а отнюдь не предельного качества.

Тем не менее никому не возбраняется самому сделать свой ASRC сколь угодно высокого качества (например, на ПЛИС или DSP), единственное что - при его продажах придется получать лицензию на некоторые решения, защищенные действующими патентами (или надо будет придумать и желательно запатентовать альтернативные - патентно-чистые - варианты).

[SashaNetrusov]

Когда производится софтверный ресемплинг то соотношение частот известно с "бесконечной" точностью и джиттера нет.

А что этот SRC4392 в режиме синхронного учетверителя (вход и выход синхронны) сильно хуже, чем у софтовых или других аппаратных передискретизаторов?

[Wired]

Когда производится софтверный ресемплинг то соотношение частот известно с "бесконечной" точностью и джиттера нет.
Аппаратная же АСРЦ не может знать ф1/ф2 абсолютно точно и рассчитывает выход с погрешностью, зависящей от текущей ошибки естиматора ф1/ф2,
что эквивалентно джиттеру. Джиттер давится только вне полосы пропускания эстиматора, как делает и ПЛЛ, только реализация АСРЦ гораздо сложнее.
Природу не обманешь ...

и все таки, кто рулит то ? цифровой ПЛЛ 8804-й или АСРЦ 4192

[Grigori G.]

Такой вопросик про WM8804: в даташите написано, что при переключениях приемника с/на 176 или 192 кГц надо крутить регистры в софтваре моде. Но далее, где сказано про хардваре моде (стр. 30, текст из пдф-ки не копируется) - в хардваре моде поддерживаются все поддерживаемые частоты, выход 256fs, и 192кГц тоже автоматически работает.
Таким образом вся сетка частот от 32кГц до 192кГц поддерживается приемником в хардварном режиме автоматически?

[ZugDuk]

выход 256fs, и 192кГц тоже автоматически работает.

Это чего, выход 49 МГц чтоли ? Чего то слабо верится.

[Syava]

Ti, кстати, готовит к выходу апгрейд Dir*ки. Поддержка 192КГц, коакс преобразователи, коммутация, передатчик.. - там целый комбайн.))) По части ФАПЧ , похоже, всё осталось по старому.

---------- Добавлено в 13:13 ---------- Предыдущее сообщение в 13:07 ----------

Pcm9211