SPDIF и джиттер

[стардед]

Есть ли смысл для уменьшения джиттера при передаче цифрового сигнала применять передатчики и приемники от систем передачи данных (HFBR-2416, HFBR-1414). Если да, то одномод или многомод? Если кто делал, поделитесь, пожалуйста, опытом.

[Lynx]

Шнурковщина же.

Увы, не она, а вполне физический, измеряемый эффект. Более того, с которым приходится считаться и бороться при передаче синхросигналов.

При внешней синхронизации вордклоком, битклок воссоздаётся при помощи ФАПЧ. По сравнению со случаем восстановления битклока из SPDIF выигрыша по джиттеру практически нет.

Интересно, с какого перепугу нам важен джиттер битклока?

[yan]

Увы, не она, а вполне физический, измеряемый эффект. Более того, с которым приходится считаться и бороться при передаче синхросигналов.

i2s с обратной синхронизацией прекрасно передаётся посредством дешевого плоского шлейфа "многожильная луженка в ПВХ".
А прямой клок уже придется передавать посредством кабеля из недешевых материалов и со строго точной геометрией, вот и шнурковщина.

с какого перепугу нам важен джиттер битклока?

Пугаться не надо, но одним вордклоком цап сыт не будет.

К примеру, pcm1702 выдаёт ток после четвёртого битклока следующего слова.
Это если цепляться к словам и именно про битклок говорить.

Да и вообще, входной синхронизирующий вордклок сложновато будет применить в качестве сигнала запуска Ц/А преобразования.
Для ЦАПа с цифровой фильтрацией вордклок нужен повышенной частоты, N*Fwc.
Дельтасигмам нужен мастерклок, который так же придется восстанавливать системой ФАПЧ из принятого вордклока.

А теперь хорошо подумаем, низкий джиттер какого клока нужен в первую очередь. А?

Ага, спасибо, что заставляете хорошо подумать.
Мастерклок нужен низкоджиттерыный, а им уже можно реклочить остальные ..клоки.

[Lynx]

i2s с обратной синхронизацией прекрасно передаётся посредством дешевого плоского шлейфа "многожильная луженка в ПВХ".
А прямой клок уже придется передавать посредством кабеля из недешевых материалов и со строго точной геометрией, вот и шнурковщина.

Коллега, так ведь с этим я и не спорю. Если тактовый генератор расположен в ЦАП (что, собственно, наиболее правильное решение при воспроизведении), то помехи и т.п. на линию обратной синхронизации не особо принципиальны, всё одно будет устранено пересинхронизацией в ЦАП.
А вот если придется тактировать и ЦАП, и АЦП, и всякие улучшайзеры, то более удобно иметь отдельный синхрогенератор. И уж его клоки передавать с куда большим тщанием и аккуратностью. Но даже и при этом, влияние помех на сигнал вордклока или мастерклока будет куда меньшим, чем на восстановленный масерклок из SPDIF.

Пугаться не надо, но одним вордклоком цап сыт не будет.
К примеру, pcm1702 выдаёт ток после четвёртого битклока следующего слова.
Это если цепляться к словам и именно про битклок говорить.

Это, по сути, относится только к РСМ1702 и РСМ1704, где разрешение работы параллельного регистра управления ключами происходит не по моменту записи данных в него, а сдвинуто на 4 или 2 битклока и является одной из причин их худшего звучания по сравнению с РСМ63 и AD1862, где такой задержки нет и ключи управляются именно сигналом, меняющимся именно в момент защелкивания триггера по LE.

Да и вообще, входной синхронизирующий вордклок сложновато будет применить в качестве сигнала запуска Ц/А преобразования.
Для ЦАПа с цифровой фильтрацией вордклок нужен повышенной частоты, N*Fwc.

Такой вордклок формируется по заданным режимам генераторов и бывает до 32Fs (то, что я встречал)

Хотя, в любом случае, синхронизация от генератора собственно ЦАП будет при воспроизведении предпочтительнее. Синхронизация вордклоком - это компромиссное решение и имеет, естественно, свои недостатки. Вопрос-то был не в том, что она лучше синхры от ЦАП, а в том, что такие системы есть и используются...

[straus]

А теперь хорошо подумаем, низкий джиттер какого клока нужен в первую очередь. А?

Для этого нужно сначала определиться, какого типа у нас ЦАП.

При мультибитниках важен клок по которому идет вывод, обычно LRCK или CE. Для PCM1702/1704 важен еще и BCLK.
При дельтасигмах важен MCLK.
При дельтасигмах с фильтром на переключаемых конденсаторах также важен MCLK, но тут его влияние усредняется. Получаем низкую чувствительность к джиттеру, но и минусы, за которые многие не любят CS4390 и подбные.

[Alex TG]

Мастерклок нужен низкоджиттерыный, а им уже можно реклочить остальные ..клоки.

Для этого нужно сначала определиться, какого типа у нас ЦАП.

Вот-вот.
Я это к тому, что первичная цель синхронизации вордклоком в студийном оборудовании - устранение последующих заморочек с выравниванием скорости. А на качество они в 99% случаев плевать хотели

[yan]

Вот-вот.
Я это к тому, что первичная цель синхронизации вордклоком в студийном оборудовании - устранение последующих заморочек с выравниванием скорости. А на качество они в 99% случаев плевать хотели

А как иначе можно построить масштабируемую систему? Либо генератор единого студийного клока, и фапч к нему в каждом блоке, либо asrc.

[155ла3]

А теперь хорошо подумаем, низкий джиттер какого клока нужен в первую очередь. А?

Применительно к студийным условиям - этот вопрос однозначного ответа не имеет. например - сведение на аналоговом пульте с цифрового мультитрека на цифровой мастер

Добавлено через 3 минуты

Такой вордклок формируется по заданным режимам генераторов и бывает до 32Fs (то, что я встречал)

Дигидезайновский суперклок - 256fs

[Lynx]

Дигидезайновский суперклок - 256fs

Это уже практически может быть напрямую мастерклоком, а уж умножив на 3 (простейшим кварцевым фильтром выделяя 3-ю гармонику) получим удебнейшую 768Fs...

[стардед]

Скорее всего данные еще в транспорте ресемплятся в сетку х48 кГц.
Можно померять частотомером/осциллографом частоту вордклока LRCKO, можно посмотреть состояние ног индикации BRATE0, BRATE1 (правда, оно 88.2 от 96 не отличает).

С транспорта идет 44.1 - проверено.

[SashaNetrusov]

..... так чем же реклок от кварцевого ГУНа не устраивает?

[Вячеслав]

Дмитрий, в частности, какого порядка можно получить джиттер, используя такую схему ГУН

Ну, в общем, я все-таки пошел по этому пути (SPDIF вход и внутренняя ФАПЧ с ГУН)...
Вот что получилось в итоге. Вертикально расположенная плата - это как раз и есть ФАПЧ с ГУН. Не все там на плате гладко и красиво получилось, т.к. делал впервые сразу на готовой плате и настройка производилась "по живому"... Но, в целом, после настройки ФАПЧ и после сборки ЦАПа, все в комплексе заработало сразу!

[Electrovoicer]

Ну, в общем, я все-таки пошел по этому пути (SPDIF вход и внутренняя ФАПЧ с ГУН)...
Вот что получилось в итоге. Вертикально расположенная плата - это как раз и есть ФАПЧ с ГУН. Не все там на плате гладко и красиво получилось, т.к. делал впервые сразу на готовой плате и настройка производилась "по живому"... Но, в целом, после настройки ФАПЧ и после сборки ЦАПа, все в комплексе заработало сразу!

о! расскажите поподробнее о Вашем решении, если не коммерческая тайна, конечно... сейчас тоже делаю ФАПЧ на VCXO по входному клоку.

[Вячеслав]

о! расскажите поподробнее о Вашем решении, если не коммерческая тайна, конечно... сейчас тоже делаю ФАПЧ на VCXO по входному клоку.

Да нет, это не коммерческая тайна , хотя, конечно, такой вариант очень удобен именно для коммерческой реализации.
Если есть конкретные вопросы, то спрашивайте, по мере возможности постараюсь ответить.

[pokos]

Ну, в общем, я все-таки пошел по этому пути (SPDIF вход и внутренняя ФАПЧ с ГУН)...

Я тоже ходил. На приборе джиттер уменьшается, но на слух это практически незаметно на параллельном ЦАПе (1704). На дельта-сигме заметно и на слух, но на ней гораздо проще сделать асинхронный реклок.

[Electrovoicer]

Да нет, это не коммерческая тайна , хотя, конечно, такой вариант очень удобен именно для коммерческой реализации.
Если есть конкретные вопросы, то спрашивайте, по мере возможности постараюсь ответить.

ну... эээ... схемку дайте поглядеть

[Вячеслав]

ну... эээ... схемку дайте поглядеть

Ок, чуть позже выложу

[SergioT]

Не все там на плате гладко и красиво получилось,

Трасировка платы и компоновка если честно просто тихий ужас.
Место размещения ФАПЧи крайне неудачное.

[Вячеслав]

Трасировка платы и компоновка если честно просто тихий ужас.
Место размещения ФАПЧи крайне неудачное.

Ну... Да, однозначно плата требует переразводки... В общем, эту плату можно назвать макетной, поскольку она не макетировалась заранее и, в итоге, после настройки были выкинуты кое-какие компоненты совсем, какие-то были заменены на другие, что-то было сделано навесным монтажом. Плата с двусторонним монтажом, на обратной стороне тоже есть компоненты. Компоновка в общем-то делалась не для красоты... Можно пообсуждать. Генератор на ЛП116 внизу платы, с обратной стороны стаб к нему и стаб для компаратора. Сверху микросхемы фазового детектора - сразу над ЛП, и потом далее логика формирователя "служебных" сигналов и визуального контроля за разницей частот. Дальше конденсаторы фильтра и ОУ усилителя сигнала ошибки - с обратной стороны практически под конденсаторами, подальше от ВЧ цепей. И последнее звено НЧ фильтра с выхода усилителя сигнала ошибки - рядом с управляющей цепью генератора.
Трассировка - длинный проводник по верху платы - один из "служебных" сигналов, типа MUTE для ЦФ. Сигнал цифровой и статический - или 0 или 1, то что он длинный значения не имеет. Питание для логики, после того, как были выброшены некоторые компоненты можно будет переразвести чуть по-другому.
Вот такой он "тихий ужас".
Расположение самой платы ФАПЧ неудачное? - наводки на линии питания аналоговой части? Линии питания аналоговой части на нижней стороне ПП под сплошным полигоном аналоговой земли. Плата ФАПЧ тоже с земляной заливкой. Плюс RC фильтры по питанию аналоговой части. И еще такой момент - чем дальше плата ФАПЧ от аналоговой части тем длиннее линия сигнала реклока...

Окончательный вариант схемы во вложении. Никакой коммерческой тайны она не содержит и в основе своей придумана не мной. Я ее лишь адаптировал, настроил под генератор на ЛП116, ФНЧ и усилитель сигнала ошибки, поскольку в авторском варианте были проблемы с устойчивостью системы.

[SergioT]

Расположение самой платы ФАПЧ неудачное?

Ну да у тебя длиннющие линии от развязки по которым передается цифра от фильтра, и над всем эти чудно нависают компоненты ФАПЧ огромные пленочные кондеры очень класные антены и в итоге все это гуано так или иначе попадает в цепи управления ГУНОм и с чем боролись на то и напоролись.

[tomtit]

Поздравляю Слава с рабочей платой !
Скажите пожалуйста, какой у вас получился диапазон перестройки генератора (кгц, вольты) ? Какой кварц использовали большой (HC49U) или маленький(49US) ? Это для меня очень интересно.

По схеме:
1. Мне кажется, что вы могли тянуть клок прямо от ЕСЛ дифференциальной линией до реклока ЦАП хоть километр, а там поставить LVDS приемник (сэкономить AD8611), а всем остальным чистый клок и не нужен.
2. Петлевой фильтр PLL не смотрится оптимальным, по моему, у Гвидо Тента решение получше. И всю логику я бы запихал в один маленький Xilinx Coolrunner - с ними очень просто работать и они совсем не шумные.

Желаю дальнейших успехов !