Универсальный ЦАП на PCM1704

[Salvodor]

Вот набросал схему сабжа!
Так как не имею опыта в цапостроении хотелось бы услышать мнение публики

[nazar]

АЦ04

[Salvodor]

Вот доработанная версия схемы, если кому интересно

[duss1981]

вот что японцы нагородили http://easy-audio-kit.hp.infoseek.co.../superdac.html

[Salvodor]

Ура! Наконец-то доделал сей девайс! Вроде работает.
Но, наблюдаю следующий эффект: после включения, где-то секунд через 40 появляется треск и через пол минуты исчезает,
и уже больше не появляется до следующего выключения-включения.
Без входного сигнала - треск не появляется.

С чем это может быть связанно?

[Grigori G.]

следующий эффект: после включения, где-то секунд через 40 появляется треск и через пол минуты исчезает

А если принудительно ресетить ЦФ в момент включения? А то смотрю нету схемы сброса...
И что за треск? Поподробнее?

Добавлено через 4 минуты
И я не совсем понял - почему вместо BCK с ЦФ на ЦАПы идет MCK с спдиф приемника?

[Salvodor]

А если принудительно ресетить ЦФ в момент включения? А то смотрю нету схемы сброса...

Если не ошибаюся DF1704 и так имеет схему сброса по включению

И что за треск? Поподробнее?

Треск наложенный на музыкальный сигнал, на осцилографе видны пички.

И я не совсем понял - почему вместо BCK с ЦФ на ЦАПы идет MCK с спдиф приемника?

В данном случае BCK и MCK - равны (256xFs).

[Grigori G.]

В данном случае BCK и MCK - равны

Даже если и равны, то почему не BCK?
Если треск такого рода, то возможно не состыковываются какие-то фронты сигналов... Может тот же MCK "гуляет" относительно других сигналов, и ЦАПы получают данные с ошибкой.

[SergioT]

Если не ошибаюся DF1704 и так имеет схему сброса по включению.

Посмотрел бегло схему, так или иначе но с реклоком работать нормально не будет.

В данном случае BCK и MCK - равны (256xFs).

Но не факт что синхронны, так как нужно учесть задержки в фильтре, такая конфигурация работать не будет.

[vd_two]

Смысл такого реклока действительно непонятен...
С мастерклоком вместо BCK с DF1704 все работает, проверено. Только они должны быть инверсными.
Попробуйте увеличить резистор R3 (в LRCLK) до 1ком.

[KNLL]

Вот доработанная версия схемы, если кому интересно

А схемы в PDF залитой нет случаем?

[Salvodor]

Даже если и равны, то почему не BCK?
Если треск такого рода, то возможно не состыковываются какие-то фронты сигналов... Может тот же MCK "гуляет" относительно других сигналов, и ЦАПы получают данные с ошибкой.

Так как реклок осуществляется по MCK, то сигналы должны быть жестко привязаны к MCK и не будут гулять относительно друг друга.
ИМХО, если бы я подавал BCK на регистр пересинхронизации, который тактируется MCK, то на выходе регистра было бы неизвестно что.

[Audiomaniac]

Непонятно, почему не сделан резет у дф1704 как в даташите - кондер 0.1 мкф с лапы RST на землю? Может от этого и глюки.

[Salvodor]

С мастерклоком вместо BCK с DF1704 все работает, проверено. Только они должны быть инверсными.

Пробовал инвертировать MCK на входе регистра реклока, пробовал инвертировать на входе ЦАПов, и не инвертировать, и так и сяк.
Картина не меняется.

Видимо треск, каким-то образом связан с нагревом, так как если после долгой работы ЦАПа его выключить и включить, треск появляется почти сразу и вскоре исчезает, далее аппарат работает нормально без всяких тресков.

Добавлено через 7 минут

Непонятно, почему не сделан резет у дф1704 как в даташите - кондер 0.1 мкф с лапы RST на землю? Может от этого и глюки.

Честно говоря такого в даташите не вижу. Может просмотретрел, ткните носом где.

[SergioT]

С мастерклоком вместо BCK с DF1704 все работает, проверено. Только они должны быть инверсными.

Ну допустим задержки постоянные между мастерклоком и вых данными, что позволит их загрузить по мастерклоку (хотя это надо проверять только экспериментально), только не понятно в чем вообще фишка, такой схемы, зачем регистр реклока, чем эта схема лучше стандартной.

Добавлено через 12 минут

Так как реклок осуществляется по MCK, то сигналы должны быть жестко привязаны к MCK и не будут гулять относительно друг друга.

Хм, что то логики не доганяю, так фильтр же тактируется МСK, и если используется не BCK фильтра, а MCK то предполагается, что данные с фильтра привязаны к МСК, зачем перепривязывать?

[vd_two]

Ну допустим задержки постоянные между мастерклоком и вых данными, что позволит их загрузить по мастерклоку (хотя это надо проверять только экспериментально), только не понятно в чем вообще фишка, такой схемы, зачем регистр реклока, чем эта схема лучше стандартной.

В чем фишка с таким реклоком- знает только автор .
Данные в цап по мастерклоку грузятся- у меня так работало без проблем, но там были другие причины так сделать.

Добавлено через 1 минуту
Salvodor, резистор пробовали менять?

[Salvodor]

В чем фишка с таким реклоком- знает только автор .

Идея была в том, чтобы выравнять фронты сигналов на выходе ЦФ. Хотя может и не нужно было это делать

Salvodor, резистор пробовали менять?

Пока нет. А что это даст?

[vd_two]

Идея была в том, чтобы выравнять фронты сигналов на выходе ЦФ. Хотя может и не нужно было это делать
Пока нет. А что это даст?

Ровнять ничего не надо, реклок имеет совсем другую цель- с джо побороться.
Смысл резистора- немного задержать фронт LRCLK.
Некоторые экземпляры 8414 так себя ведут. Лечится ресетом (котрый для этой микрухи не так просто сделать) или задержкой фронта.

[SergioT]

Идея была в том, чтобы выравнять фронты сигналов на выходе ЦФ. Хотя может и не нужно было это делать

А смысл?

[Wired]

А смысл?

О, главньій вопрос...
только почему не бьіл задан ДО того как чел заказал печатку и собрал девайс, ведь схему все видели.

[vd_two]

Offтопик:
Схемы имхо надо класть в .пдф или в ходовых форматах. И платы не в .лай -иногда глянуть то нечем...