Конвертер форматов

[Ромыч]

Озадачился проблемой сбора простого конвертера форматов, в частности преобразовывать формат 48RJ (идет с выхода соньковских сервосхем) в формат 64RJ либо 64LJ, который понимает небезызвестная AD1853, а также другие форматы. С ПЛИС работать пока не умею, поэтому взор пал на AD1896, ввиду в первую очередь наличия их сэмплов. Однако в даташите не указано конкретно, поймет ли её вход битклок равный 48*Fs. В тоже время, в даташите на SRC4192, которая позиционируется как полный ее аналог и даже совпадает по выводам, прямо написано, что в режиме слэйв её вход понимает от 32*Fs до 128*Fs. Но поскольку в наличии 4192 не оказалось, все же хочу попробовать 1896. А ктолибо имел опыт использования этой микросхемы именно в такой роли?????

Кстати, вскользь об этом упоминал Dark Abbat, но с оговоркой, что еще не факт, что у других это получится....

[Ромыч]

Как ни странно работают оба канала. Я как понял мозги у AD дельтасигм требуют 64 бита только при RJ входном формате данных. При LJ и I2S вариант с регистром работает на ура только надо ресет с транспорта брать!

Очень интересно, я считал что 1853 48 бит не понимает в принципе. А что будет если не брать ресет с транспорта?

[exellent13]

Я раньше тоже так думал, а оказалось что все намного проще. Если ресет брать не с транспорта то AD ведет себя непредсказуемо т.е. на выходе то есть сигнал то нет или на выходе какая-то гадость.

[Ромыч]

Все же для себя я 1896 все равно бы поставил. Можно не волноваться за сбои, плюс мобильность вплоть до подключения ЦАПа к любому другому транспорту. Да и по звуку чисто субъективно положительная динамика.

[Ромыч]

Кстати, вот фото девайса. Вертикальная часть платы - собственно сам конвертер.

[exellent13]

Все же для себя я 1896 все равно бы поставил. Можно не волноваться за сбои, плюс мобильность вплоть до подключения ЦАПа к любому другому транспорту. Да и по звуку чисто субъективно положительная динамика.

Ну это кому как! Лично для меня вариант с регистром наиболее простой и малозатратный, всего 1 микросхема. А насчет сбоев играет уже 3 мес. и никаких сбоев!

[99999]

Помогите разобраться.
Для конвертации RJ24 (48-битного слова) в LJ24(64-битного слова) с 4х-кратной передискретизацией посредством 1896 для последующей подачей данных на 1853 надо:
1. перевести 1896 в режим слэйв.
2. входные данные:
SDATA_I – 2116,8 кГц
LRCLK_I – 44,1 кГц
SCLK_I – 8467,2 кГц
3. Сгенерить:
SCLK_O – 44.1 х 64 х 4 = 11289,5 кГц
LRCLK_O – 44,1 х 4 = 176,4 кГц
4. Подать на MCLK_IN – 33868,8 кГц
5. Перевести 1853 в режим входного слова LJ24.
6. Перевести 1853 в режим 2х-кратной передискретизации
7. Какую частоту подавать на MCLK 1853?
В даташите есть табличка ІІ. При 2х – 64хFs до 256хFs. А Fs это 44,1 или 176,4?

[Grigori G.]

99999, А зачем перед 1853 делать еще 4х оверсэмплинг? В самой 1853 есть ЦФ с 8х передискретизацией...

[99999]

Grigori G.,
Ну тут в начале ветки вдроде говорилось...

[ZugDuk]

7. Какую частоту подавать на MCLK 1853?
В даташите есть табличка ІІ. При 2х – 64хFs до 256хFs. А Fs это 44,1 или 176,4?

В твоем случае Fs - это 176.4

Но я не уверен, что так будет хороший звук. Может лучше 44 на 1853 и 8-ми кратную передискретизацию ?

[Grigori G.]

Я себе сделал ~2х оверсэмплинг на AD1896 -> 8x встроенный ЦФ в PCM1794

[99999]

А где ЦФ получше будет, у 1896 или 1853?
Grigori G.,
а ты игрался с режимами или просто так выставил?
ЗЫ: печатки нет?

И еще вопрос: как рассчитываются резисторы на выходах 1853?

[Grigori G.]

А где ЦФ получше будет, у 1896 или 1853?

Точно не знаю, но AD1853 со своим ЦФ звучит очень хорошо.

а ты игрался с режимами или просто так выставил?

Пробовал ставить 256fs и 512fs (что примерно соответствует ~2х и ~1х соответственно, с имеющимся у меня генератором). Принципиальной разницы не заметил, но вроде как 2х чуть лучше. AD1896 в первую очередь у меня поставлена для подравнивания джиттера USB интерфейса и ADuM1400 развязки.
А сейчас AD1896 подключена к двум раритетным AD1860 (на макетке) - это просто улет по сравнению с дельта-сигмой! Макет собирал с целью просто проверить AD1860 на работоспособность, но уже третий день уши с ними расслабляю...

[99999]

Grigori G.,
у меня есть 1865-к, но я боюсь, что с фильртом на 1896 она будет не намного лучше 1853.
Да ее еще надо линиаризировать, а не знаю как.

[Grigori G.]

есть 1865-к, но я боюсь, что с фильртом на 1896 она будет не намного лучше 1853

Я, когда полключал AD1860, вообще не ожидал того, что услышал... А лепил как придется - разделил каналы простым инвертором в LE, I/U на встроенном в AD1860 опере, на выходе простейший RC фильтр - чисто чтоб убедиться в работоспособности этих микрух. Теперь вот обнаруживаю в записях то, чего раньше не слышал

Добавлено через 2 минуты
И все это при том, что AD1896 включена не в режиме ЦФ, а простым ASRC с мастер выходом.

[MikeF]

И все это при том, что AD1896 включена не в режиме ЦФ, а простым ASRC с мастер выходом.

а какая собственно разница мастером включен порт или слейвом? На алгоритм работы это не влияет, только что внутренние делители в слейв режиме отключаются и всё

[Grigori G.]

а какая собственно разница мастером включен порт или слейвом? На алгоритм работы это не влияет, только что внутренние делители в слейв режиме отключаются и всё

Слэйвом можно получить 4х оверсэмплинг и абсолютно синхронный ЦФ, но требует ПЛИС (или на логике, но я не нашел дискретной логики, способной работать на частотах 34МГц). А мастером получается чуть больше 2х (27.00МГц/256/44100=2,39). Звучит интересно. Уже подумываю в таком виде цап замутить, только разделить каналы "рваным клоком".

Добавлено через 3 минуты
Кстати, если для 2х поставить на выход цапа I/U и фильтр на AD811+AD843 по мотивам Lynx, этого фильтра хватит?

[MikeF]

а откуда возьмется несинхронность при едином тактовом генераторе? про логику вообще не понял. В евалборде для 1896 как раз используется россыпь

[Grigori G.]

а откуда возьмется несинхронность при едином тактовом генераторе? про логику вообще не понял. В евалборде для 1896 как раз используется россыпь

Дело не только в несинхронности, в мастере в принципе не получить близкого к 4х оверсэмплинга (максимум - 32.0МГц/256/44100=2,83)
Для формирования сигналов BCK, LRCK надо поделить 33,8688МГц (MCLK) на 3 (11,2896МГц BCK), потом на 64 (176,4 МГц LRCK) - где добыть такую шуструю логику...

[nazar]

Offтопик:
30мег нынче шустро?

[Lynx]

...AD1860 (на макетке) - это просто улет по сравнению с дельта-сигмой!

Дельтасигмы бывают разные Кроме того, большинство из них требуют очень тщательного подхода к проектированию платы. По моим прикидкам процентов 70 негативных отзывов о д-с преобразователях связаны в первую очередь с проблемами в топологии пп.