Особенности ASRC AD1896

[ZugDuk]

Хотелось бы выяснить особенности работы этой микрухе не в качестве ЦФ в синхронном режиме, а в качестве джиттероподавителя бытовых аудиоинтерфейсов.
В каком режиме у нее наиболее качественный звук?
В 4x и максимальной битности?
Или 1x и 16 бит (как у входного сигнала) ?

[pupsik46]

Нет. Делить надо на 10 примерно, а не 140.
А если хочешь на выходе оверсэмплинг 4x примерно, то на 3.

А как это понять?
The master clock has to be at least 138 times greater than the maximum input or output sample rate.

[nazar]

vd_two, пасиб, хотя я больше надеялся услышать результат с какимнить жестким роком.

Offтопик:
эт ты уже на пчилипсе видать слушал

[ZugDuk]

А как это понять?
The master clock has to be at least 138 times greater than the maximum input or output sample rate.

Это понимать, что если ты хочешь, к примеру, получить 4xOversempling, и у тебя частота следования сэмплов будет 176.4 кГц (44.1x4), то тебе придется установить тактовый генератор, как минимум на 24.4 МГц (176.4x138)

[vd_two]

vd_two, пасиб, хотя я больше надеялся услышать результат с какимнить жестким роком.

Offтопик:
эт ты уже на пчилипсе видать слушал

Могу и на тяжелом роке послушать, но думаю суть не изменится...

Offтопик:
Слушал на Пионеровском транспорте, к тому синхру некуда заводить, там быстро все подключалось- времени мало+ любопытств о

[pupsik46]

Это понимать, что если ты хочешь, к примеру, получить 4xOversempling, и у тебя частота следования сэмплов будет 176.4 кГц (44.1x4), то тебе придется установить тактовый генератор, как минимум на 24.4 МГц (176.4x138)

Спасибо! Виртуальное пиво от меня!
Разделил MCLK на 3, заработала, те:
MCLK=29,199MHz
BCK=29,199/3=9,733MHz
Fs=LRCK=9,733MHz/64 (*10ˇ3)=152,07KHz
Ovesample=152,07/44,1=3,448
Правильно?
Разделил MCLK на 2, тоже заработала .
Надо немного подумать, как разделить частоту на 2.5.
Хотел РМАА тест зделать, но опять SB5.1 digital и кх драивара глючат

[Grigori G.]

pupsik46, я вообще не понял ход рассуждения...
Если я хочу подключить например цапы AD1860 (18bit) к AD1896, то как это сделать? AD1896 обязательно должна быть слэйв, или можно выходы оставить мастером?

[pupsik46]

pupsik46, я вообще не понял ход рассуждения...
Если я хочу подключить например цапы AD1860 (18bit) к AD1896, то как это сделать? AD1896 обязательно должна быть слэйв, или можно выходы оставить мастером?

Без дополнительнои логики не сможеш - разделитель каналов на плиске или дискретнои логикe. Или вместо 1896 използуеш филтр DF170х или SM584х итд.

1896 может работать и в слеиве и в мастере, в слеиве можно поднять OS.

[Grigori G.]

На дискретной логике - это инвертировать LRCK для одного канала, а BCK и DATA подавать одновременно на оба цапа (как на рисунке - фрагмент схемы цапа на AD1866 с сайта headwize)? Или что-то еще надо сделать? И какой выходной формат у AD1896 надо выбрать?

[pupsik46]

Grigori G., RJ, но фазовыи здвиг будет т.е. цапы преобразуют данные неодновреммено.

[Grigori G.]

фазовыи здвиг будет т.е. цапы преобразуют данные неодновреммено.

Это понятно, но в принципе, такой вариант работать должен? И, если я правильно понимаю, чем больше оверсэмплинг, тем меньше будет фазовый сдвиг.

[ZugDuk]

Да ерунда это, а не фазовый сдвиг. Не стоит париться.

Добавлено через 1 минуту

Разделил MCLK на 2, тоже заработала .
Надо немного подумать, как разделить частоту на 2.5.

Она будет по любому работать, но какое на выходе получится качество, не известно. Лучше взять ген на 33.8688 МГц и делить на 3.

[Grigori G.]

ZugDuk, ерунда то, что не заработает, или что фазовый сдвиг будет пренебрежимо мал?

[pupsik46]

Лучше взять ген на 33.8688 МГц и делить на 3.

Увы, на такую частоту генераторов унас не достать.

Grigori G.,Заработает.

[Viking]

ASRC в байпасе.

Я так понял, что ты с ней долго экспериментировал? У меня вот вопрос насчет байпаса - из прочтения даташита я понял, что данные не претерпевают изменений, а вот формат передачи их на выходе остается или можно конфигурить как угодно? По даташиту получается, что можно конфигурировать, но терзают сомнения...

[Nikkov]

Я так понял, что ты с ней долго экспериментировал? У меня вот вопрос насчет байпаса - из прочтения даташита я понял, что данные не претерпевают изменений, а вот формат передачи их на выходе остается или можно конфигурить как угодно? По даташиту получается, что можно конфигурировать, но терзают сомнения...

Виталий, а откуда сомнения? Судя по блок-схеме входной и выходной порты отдельные блоки со своими конфигурационными входами. Поэтому преобразование форматов в пределах возможных конфигураций должно работать

[nazar]

тогда это уже не байпас получается

[Nikkov]

тогда это уже не байпас получается

Почему? Данные на входе и выходе одинаковы, если битность одинаковая, то и частоты будут одни и те же. Изменится только выравнивание

[nazar]

хм, хз в общем но вообщето суть байпаса сделать из 1896 перемычку чтоб пропустить не аудио данные типа ДТС итд а там я даже не знаю какие форматы передачи по шине, надо провинтилировать этот вопрос

[Nikkov]

хм, хз в общем но вообщето суть байпаса сделать из 1896 перемычку чтоб пропустить не аудио данные типа ДТС итд а там я даже не знаю какие форматы передачи по шине, надо провинтилировать этот вопрос

Из даташита:
In bypass mode, the AD1896’s
serial input data is directly passed to the serial output port without
any dithering. This is useful for passing through nonaudio
data or when the input and output sample rates are synchronous
to one another and the sample rate ratio is exactly 1 to 1.

Тут люди делают преобразователи форматов на ПЛИС-ках, но вроде это можно сделать и на AD1896, который можно использовать и по прямому назначению, как ASRC, например, если источник USB-аудио на PCM270X

[nazar]

но вроде это можно сделать и на AD1896

дык в том то и вопрос что ВРОДЕ, тут надо експеримент по логике преобр. форм. не должно быть