Вопрос по использованию LME49720 в Topping d70

[VictorNH]

Вопрос про Topping d70.
На известном сайте амира в ветке про измерения Topping d70 где-то в районе 34-36 страницы проходила любопытная дискуссия об использовании opamp LME49720 в упомянутом dac. Вероятно на форуме есть люди знакомые с LME49720. Интересно действительно ли LME49720 перегружена, или прав человек из Topping, утверждающий что они делали r&d и все там в порядке? Речь идет о попытке об*яснения типа так себе качества звучания d70 на низких частотах. Ниже пара цитат для ясности о чем иднт речь. Кто прав?

Впечатление такое, что типа Topping лепит по-быстрому используя reference design производителей IC. но таки не профессионал в этом деле, поэтому мнение опытных людей конкретно по предмету было бы интересно.
Хотел уже взять Topping d70 ради AK4497, но в последнюю минуту возникли сомнения.

--------------------
p36
...
So, the load of the LME49720 is 420ohm in parallel with 23nF+22ohm.
From this is the problem, lack of punch, byte and air. The op-amps are loaded too heavy or if they want low noise, then the op-amps are too weak, those need current buffers.
...
First of all, lme49720 has more than 50ma current output capability. Loading 2Vrms with 200ohm is 10ma average and 28 ma peak. What*s the deal with 470ohm that*s less than 10ma peak? No issue. It*s not pushing to the edge/limit. I wouldn*t think it unless over 35ma.
Secondly, I have personally measured lme49720 with 32 100 200ohm. I didn*t see distortion at 200ohm. It*s clean.
Thirdly, according to datasheet, with 600ohm it has 0.00003% at 10khz at 5Vrms and 0.00005% at 8Vrms. (already proven hpa4 measurements being irrelevant) There is absolutely no reason that 470ohm 2Vrms loading will cause distortion. The nF capacitor is in the ultrasonic range and it*s very high in hundred khz range. How much energy could be in there, even in a dac? It wouldn*t cause any loss in performance. Just like we use 4.7ohm // to 100nF in amplifier output to stabilize the amplifier. It*s not a 4.7ohm loading. If you don*t know something, would you not pretend to know? It*s very very normal circuit. If you want to prove me wrong get d70 and mod it to your liking and post me the improvement in measurements.
---------------------

[maxssau]

Offтопик:

А на каких услышу ? Список в студию ! А ещё бы тот на котором услышу разницу между a++ и a=a+1

Можно еще а+=1

[Alex]

И я о первой части предложения там уже где-то писал, точнее выделял жирным в том абзаце цитаты замеров XMOS дрожания i2s, но ты, видимо, это счёл не актуальным,

Да, не актуальным.

как и то, что я про джиттер i2s xmos писал с точки зрения его всё-таки нестабильности (некачественности)

Это не есть "некачественность".

в сравнении с тем же передатчиком LVDS, у которого меньший джиттер в 2 раза

У портов МК и FPGA джиттер как правило всегда больше, чем у простых логических элементов

Я даже не имею понятия откуа ей взяться, если USB канал исправен.

Я ничего не говорил про "USB канал".

Ну, значит так и не пойму

Невелика беда, думаю тут все это переживут.

[Dieselboy]

Alex, не темни, колись, откуда у тебя задержки по 22 наносекунды!

[Alex]

Alex, не темни, колись, откуда у тебя задержки по 22 наносекунды!

Какие "задержки"?
Речь вообще про джиттер шла, а джиттер это вовсе не задержки.

[Dieselboy]

Т.е. проблема джиттера у тебя не решена?

[Alex]

Решена конечно.

[lionel]

Решена конечно.

Сдается мне, тебе не совсем понятно о чем речь. Если у тебя мастерклок в порядке, но не в порядке остальные сигналы, то есть у них есть значительный джиттер, и ты всё это дело подаешь на вход ЦАП, у которого на все эти входы одно питание, то в итоге из-за перекрестных помех звук в одном месте будет. Хотя, хм, в 9018/38 в этом плане правильно сделано, раздельные питания I/O для I2S и мастерклока.

[Alex]

Сдается мне, тебе не совсем понятно о чем речь.

Мне-то как раз понятно. это Дизель никак въехать не может.

Если у тебя мастерклок в порядке, но не в порядке остальные сигналы, то есть у них есть значительный джиттер,

К которому современные ЦАПы не чувствительны, т.к. внутри оно все равно перереклочивается от мастерклока.
Плюс все это решается одним копеечным регистром перед ЦАПом

у которого на все эти входы одно питание,

Господи, питание-то тут причем? Этих питаний там дохрена разных.
Кстати, у 4490/93/97/99 тоже отдельное питание для мастерклока, причем у 99 оно сделано совсем по другим причинам.

[lionel]

не чувствительны

Посмеялся, спасибо

[Alex]

Посмеялся, спасибо

Да не за что, учите теорию.

Могу еще кое-что - ESS9018/9038 в большинсве конструкций вообще не чувтсвительны к джиттеру всего входящего. Можно смеяться дальше!
Правда, хорошего в этом мало, так как оно как в том анекдоде - "ну и что это ему дало?"

[lionel]

к джиттеру всего входящего. Можно смеяться дальше!

Ура, хороший мастерклок теперь не нужен, теперь можно брать клок из PLL в FPGA
Спасибо тебе, хороший человек, за добрые советы

[VladimirV]

Правда, хорошего в этом мало, так как оно как в том анекдоде - "ну и что это ему дало?"

Интересно, а чем же оно плохо? В чем баг то?

[lionel]

Интересно, а чем же оно плохо? В чем баг то?

Фазовый шум и джиттер в итоге. Вопрос здесь в том чем это плохо?
Это во всём плохо. Мой последний проект сделан с реклоком на NC7SZ, с генераторами от БМГ по индивидуальному ТЗ. Важны не только графики фазовых шумов генераторов, но и нагрузочная способность буфера. Поэтому NDK 2520 SDA и были мной забракованы. Ну а кому-то тут кажется что все ок с этими генераторами.

Хм, есть еще NC7SV. Кто что думает, берем Agilent 5052 и меряем?

---------- Сообщение добавлено 13:46 ---------- Предыдущее сообщение было 13:19 ----------

Могу точно сказать - 4495 и 97 одинаково сильно каверкают на басах, он какой-то деформированный тонально

А что в AVDD питании?
Вообще, странно полагать, что именно разрабы сделали какое-то г а не у Вас проблема.

[VladimirV]

Фазовый шум и джиттер в итоге.

Т.е. у Вас есть измерения фазового шума DPLL? А на режиме с какой полосой Вы проводили измерения - по умолчанию? А не пробовали с минималкой измерить?
Или это предположения о возможном фазовом шуме? Но Вы же не знаете аппаратную реализацию DPLL именно в этом изделии. Как же можно строить догадки?

[lionel]

Т.е. у Вас есть измерения фазового шума DPLL? А на режиме с какой полосой Вы проводили измерения - по умолчанию? А не пробовали с минималкой измерить?
Или это предположения о возможном фазовом шуме? Но Вы же не знаете аппаратную реализацию DPLL именно в этом изделии. Как же можно строить догадки?

Относительно фазовых шумов - если хотите чтобы это Вас гарантированно не ограничивало, используйте атомные часы.
От мастерклока желательно получать -140 дБ фазовых шумов уже на 100Гц.

[VladimirV]

Относительно фазовых шумов - если хотите чтобы это Вас гарантированно не ограничивало, используйте атомные часы.

А в чем смысл иметь фазовый шум на порядок меньший, чем в студии, где файл записи изготовлен? Просто ради спортивного интереса? Или Вы знаете студийное оборудование на рубидиевом генераторе мастерклока? Так там тоже все не так просто - там все-равно куча PLL стоит, спускающих частоту вниз от атомного стандарта. И у них - свои фазовые шумы. Откуда у Вас уверенность, что шумы DPLL в ESS-микросхемах больше?

[lionel]

А в чем смысл иметь фазовый шум на порядок меньший, чем в студии, где файл записи изготовлен?

Вопрос, в какой студии? И какие записи Вы слушаете как референс?

Вот клок, подобный тому что в EMM Labs DA2 стоит.



А вот одна из моих референсных записей:

[Alex]

Ура, хороший мастерклок теперь не нужен, теперь можно брать клок из PLL в FPGA

Это только для ESS, и то не всегда.
Видимо, ты тоже ничего не понял. Причем тут мастерклок с PLL в PGA"?
Мастерклок у ESS в этих слчаях, берется не с I2S, и вообще ей не кратный. У них свой осциллятор, и естественно он должен быть хороший, а джиттер сигналов I2S по поятным причинам, ни на что не повлияет (в разумных пределах, конечно).

При этом, я не вижу ни единой причины, какое он вообще может иметь отношение к PLL и FPGA.

Спасибо тебе, хороший человек, за добрые советы

Кушайте наздоровье

Интересно, а чем же оно плохо? В чем баг то?

Это не баг, это фича ESS

С точки зрения джиттера - это хорошо, особенно если вход с спдифа, остальное - все плохо.
Вопрос в одной штучке, что там внутри. Слово из 4-х букв

Мой последний проект сделан с реклоком

Т.е. все-таки с реклоком

[VladimirV]

Вот клок, подобный тому что в EMM Labs DA2 стоит

Ну и?
Там -110 дБ.
Зачем у ЦАПа требовать -140 дБ?
И, самое интересное, сколько Вы намерили у DPLL, что стоит в ES9038PRO, например? Может, там -150 дБ?

---------- Сообщение добавлено 14:30 ---------- Предыдущее сообщение было 14:28 ----------

остальное - все плохо

Что ж оно секретное такое, это "остальное"? Что названо явно быть не может?

[Alex]

Что ж оно секретное такое, это "остальное"? Что названо явно быть не может?

Спроси у lionel, он-же тут поменторствать решил, а я ликбезами не занимаюсь.