Вот ещё замеры. По названиям файлов видно что где. Это NDK2520SDA и CCHD957
396106396107396108396109
Тип: Сообщения; Пользователь: lionel
Вот ещё замеры. По названиям файлов видно что где. Это NDK2520SDA и CCHD957
396106396107396108396109
По этой схеме это кажется модулятор 1го порядка?
А какого порядка и топологии? Есть разные варианты, CIFF, CIFB, какой лучше не совсем ясно. Подумывал сам сделать модулятор но пока что даже не разобрался от чего отталкиваться.
DSM самописный, или IP-ядро?
Просто смутило что на один такт lrck 32 а не 64 такта bck, так и должно быть?
Такой вот еще вопрос - в режиме EXT_DF какие частоты должны быть у BCK и LRCK?
Сделал пока что JCO. Надеюсь в ближайшее время также сделать Crystek и NDK.
Это генераторы от Eclipsevl DAC.
383714383715
Ну, я для проверки фильтрации и делал эту полосу. Фильтрации нет.
Помня про момент с подвисанием ISE, пробовал и под линуксом собирать, и последние версии, толку 0
для 44100 с частотой среза 250 Гц.
Такой тоже думаете не видно?
383619
383620
Так и есть, вот что в fir compiler после загрузки коэффициентов:
383618
Только вот фильтрации по факту нет.
В fixed-point.txt как раз целочисленные коэффициенты.
Вот экспорт прямо из фильтра:
383587 383586 383588
Ок, спасибо. Файлик вот: 383572. Именно его проверял и с матлаб-фильтром и с ip ядром.
Думаю действительно надо промоделировать, иначе не понять в чем дело.
Да, для семплрейта 44100 и частоты работы 90.3168 МГц смотрел через АЦП.
Всё просто, сделан тестовый фильтр, там частота среза 100Гц. С теми же коэффициентами сгенерированный из матлаба - всё прекрасно срезает. А этот либо вообще не работает либо имеет реальную частоту...
Я пробовал от 44100 до 384000 подавать на FIR ii, в проекте в качестве ЦАП пара DSD1792, пока что в режиме со встроенным ЦФ.
В моем случае всё может тактоваться от одной частоты и fifo мне вроде как не нужен.
Переделал всё под синхронизацию от одной частоты. Проявлявшиеся иногда проблемы с неправильной работой полностью...
Попробовал с latch, тот же результат. Возможно, я не до конца понимаю как нужно подавать valid. Это тот же lrck со скважностью 50%, пересинхронизированный на защелке?
Приложу файлы модулей,...
Работает и без триггера, видимо в самом ip ядре он есть. Ну а частота семплирования задана как 44100:
383259
Частоты обработки. Вот так выглядит это дело:
383258
Ясно. А приходилось ли делать что-то подобное в Квартусе с его fir compiler? В моем проекте наблюдаю увеличение частоты среза с увеличением частоты тактования. В итоге при такте в 2048 fs fir...
По поводу Вашего COE файлика вопрос - там десятичные коэффициенты а матлаб создает файл с hex значениями. Вы сами конвертировали их для чего-то?
Выходит частота такта FIR не обязательно должна быть кратна sample rate? Но может быть и кратна, работает и так и так? Что не так с тактом 5.6 Мгц, что может мешать FIR работать с таким клоком?
...
Потратил некоторое время, чтобы проверить эти подвисания. Может конечно дело в том что у меня в проекте что-то не то, но скорее всего под windows есть какая-то проблема, почему и виснет, и под...
У Vivado нет возможности использовать Schematic file, так что так просто проект не импортировать. Попробую в 7ке, спасибо.
Вопрос по входам FIR - s_axis_data_tvalid используется для запуска...
Зависает, или может там полчаса на импорт нужно? Процесс потребляет CPU и не отвечает. Могу предположить только что какие-то опции некорректно стоят. Ну и то что коэффициенты не подгружаемые.
...
COE файл из fdatool, там опций при экспорте нет. В fdatool выставлял только Numerator word length = 32
В файле COE Radix = 16; Coefficient_Width = 32; и далее коэффициенты.
Попробовал в ISE дизайн накидать, смутило то что так мало ресурсов израсходовано. Выходит, что XC7A100 более чем достаточно.
Еще есть непонятный момент, Fir Compiler 6.3 зависает в момент ввода...
Много ли DSP и Slice Registers использует FIR в проекте? Он ведь вроде бы 2048 отводов и работает на 48 МГц?